论文总字数：26380字

摘 要

高性能X波段锁相环频率综合器关键技术

04015208毛苾滢

导师：黎飞

本论文针对高性能X波段锁相环频率综合器的要求，设计完善一种可以应用其中的鉴频鉴相器。

本文先介绍了锁相环频率综合器的应用背景，即在无线局域网、移动无线基站和通信测试设备等领域内的使用。接着对锁相环频率综合器的具体结构进行阐述，介绍其工作原理，并引出电荷泵式锁相环。进而，分析了电荷泵式锁相环的结构和工作原理。在以上理论基础上，本论文对设计重点鉴频鉴相器进行详细介绍，重点分析其工作原理和结构模型，并且对鉴频鉴相器的电路结构进行设计优化和仿真分析，并对应电路结构，完成了版图的绘制以及后仿。

X波段信号通过晶振后的分频送入到鉴频鉴相器，本设计中的鉴频鉴相器在参考频率最高100MHz，工作电压1.8V的条件下完成鉴频鉴相功能，鉴相范围可以达到[-336.28°,336.77°]，功耗低至0.60157mW，没有鉴相死区的存在。

本设计基于0.18 SiGe BiCMOS工艺，在Cadence环境中进行电路原理图的设计优化，版图绘制和仿真。

关键词：锁相环频率综合器，电荷泵式锁相环，鉴频鉴相器

Abstract

Key Technology of High Performance

X-Band Phase-Locked Loop Frequency Synthesizer

04015208 Biying Mao

Supervised by Li Fei

In order to meet the requirements of high-performance X-band phase-locked loop frequency synthesizer, this paper designs and improves a phase-detecting phase detector that can be applied.

This paper first introduces the application background of phase-locked loop frequency synthesizer, namely in the fields of wireless local area network, mobile wireless base station and communication test equipment. Then the specific structure of the phase-locked loop frequency synthesizer is expounded, and its working principle is introduced. The charge pump-type phase-locked loop is introduced. Furthermore, the structure and working principle of the charge pump phase-locked loop are analyzed. Based on the above theory, this thesis introduces the design key frequency discrimination phase detector in detail, focuses on analyzing its working principle and structure model, and designs and optimizes the circuit structure of the phase frequency detector, and corresponds to the circuit structure. , completed the layout of the layout and post-imitation.

The X-band signal enters the phase frequency detector through the frequency division after the crystal oscillator. The phase frequency detector in this design completes the frequency discrimination phase detection function under the condition that the reference frequency is up to 100MHz and the working voltage is 1.8V. The phase discrimination range can be It reaches [-336.28°, 336.77°] and the power consumption is as low as 0.60157mW, and there is no phase dead zone.

This design is based on a 0.18μm SiGe BiCMOS process for design optimization, layout and simulation of schematics in a Cadence environment.

KEY WORDS: Phase-locked Loop, frequency synthesizer, Charge Pump Phase-locked Loop, Phase Frequency Detector

目 录

摘 要 I

Abstract II

目 录 1

第一章 绪论 1

1.1设计研究的背景 1

1.2工艺选择 1

1.3 设计指标 2

1.4 论文结构 2

第二章 电荷泵型锁相环频率综合器 3

2.1基本锁相环 3

2.1.1锁相环的基本理论 3

2.1.2锁相环的基本模型 4

2.1.3普通锁相环的缺点分析 6

2.2电荷泵式锁相环 6

2.2.1鉴频鉴相器的引入 6

2.2.2电荷泵式锁相环的基本原理 7

2.3鉴频鉴相器的相关理论 9

2.3.1鉴频鉴相器的工作原理 9

2.3.2鉴频鉴相器的主要指标描述 10

2.4小结 11

第三章 鉴频鉴相器的电路设计 12

3.1鉴频鉴相器的设计重点 12

3.1.1鉴相死区的产生原因和避免方法 12

3.1.2鉴相盲区的产生和避免方法 12

3.2基于TSPC D触发器的鉴频鉴相器电路设计 13

3.2.1 TSPC D触发器 13

3.2.2逻辑门设计 15

3.2.3反相器、延时电路、缓冲电路及传输门电路设计 16

3.3鉴频鉴相器电路的前仿及分析 19

3.3.1整体电路结构 19

3.3.2鉴频鉴相器的瞬态仿真 20

3.3.3鉴频鉴相器的输入输出特性曲线仿真 23

3.4小结 24

第四章 鉴频鉴相器的版图设计 25

4.1版图绘制的基本操作 25

4.1.1基本的设置 25

4.1.2元器件之间的连接 25

4.1.3打孔 25

4.1.4标签的使用 26

4.2鉴频鉴相器的版图绘制 26

4.2.1各小模块的版图绘制 26

4.2.2整体版图结构 29

4.3检测版图的准则 29

4.3.1DRC准则 30

4.3.2LVS准则 30

4.4提参 30

4.5建立config文件 30

4.6鉴频鉴相器的后仿 31

4.6.1D触发器的后仿 31

4.6.2逻辑或非门的后仿 31

4.6.3反相器的后仿 32

4.6.4整块版图的后仿 32

4.7前仿结果与后仿结果的对比 35

4.8小结 36

参考文献 36

致 谢 37

剩余内容已隐藏，请支付后下载全文，论文总字数：26380字