论文总字数:27006字
摘 要
本文将介绍一个采用65-nm CMOS工艺设计的60-GHz注入锁定功率放大器(ILPA)。注入锁定功率放大器利用振荡器的高增益、高效率的优点对功率放大器的工作指标进行改善。本文将介绍注入锁定技术的工作原理,并分析其在功率放大器设计中带来的不足之处:对负载变化的敏感以及较小的锁定范围。在本设计中,多个措施被采用以改善这些不足之处,包括前后缓冲级的设计以及级间匹配网络的宽带设计。本文将会给出设计流程、最终的版图设计以及仿真结果。本设计中的无源部分经过电磁仿真后,仿真结果显示,本设计在62GHz的最大功率附加效率PAEmax可以达到19.67%,饱和输出功率Psat为12.49 dBm。在输入功率固定在-10dBm的时候,本设计的锁定范围为58.4GHz-64.5GHz。本设计可以实现的最大功率增益为33.56dB。本设计将会在近期流片验证。
关键词:功率放大器,注入锁定,毫米波,宽带匹配。
Abstract
This thesis will present a 60-GHz injection-locked power amplifier (ILPA) in 65-nm CMOS. The advantages of high gain and high efficiency of the oscillator can greatly improve the performance of the injection locked power amplifier. The operational principles of injection-locking will be discussed, as well as the disadvantages that will be brought into the design of power amplifiers, including the sensitivity to load and the narrow locking range. Several methods are adopted in this design to solve these problems, such as the use of the input and output buffers and the wideband design for the inter-stage matching network. The design procedures and layout will be given in this thesis, as well as the simulation results. After EM simulation of passive components, this work can achieve the maximum power added efficiency (PAEmax) of 19.67% at 62 GHz with the saturated output power of 12.49 dBm. The locking range of this injection locked power amplifier is from 58.4 to 64.5GHz with the input power of -10 dBm. The highest power gain of this power amplifier is 33.56dB at 61GHz. This design is ready for tape-out.
KEY WORDS: power amplifiers, injection locking, millimeter wave, wideband matching.
目 录
摘 要 I
Abstract II
第一章 绪论 1
1.1 背景 1
1.2 研究现状 2
1.3 毫米波CMOS功率放大器设计挑战 3
1.3.1 约翰逊极限(Johnson Limit) 3
1.3.2 高损耗 4
1.4 本文结构 5
第二章 射频功率放大器设计基础 6
2.1 功率放大器的设计指标 6
2.1.1 功率增益 6
2.1.2 功率附加效率 7
2.1.3 输出功率 7
2.1.4 线性度 8
2.2 提高功率放大器输出功率的方法 11
2.2.1 堆叠(Stacking) 11
2.2.2 功率合成(Power Combining) 12
2.3 提高功率放大器效率的方法 14
2.3.1 Doherty功率放大器 14
2.3.2 Outphasing功率放大器 16
2.3.3 数字功率放大器 16
2.4 总结 17
第三章 注入锁定技术原理 18
3.1 注入锁定原理 18
3.2 注入锁定在功率放大器应用中的不足及其改善方案 20
3.2.1 自由谐振频率对负载变化的敏感 21
3.2.2 锁定范围 21
3.3 总结 24
第四章 60-GHz注入锁定功率放大器的设计 25
4.1设计流程 25
4.1.1 输出缓冲级的设计 25
4.1.2 输出匹配网络的设计 28
4.1.3 振荡器及其输入缓冲级的设计 30
4.1.4 级间匹配网络的设计 31
4.1.5 输入匹配网络的设计 33
4.2 最终版图 34
4.3 仿真结果 35
第五章 总结与展望 38
5.1 总结 38
5.2 展望 38
参考文献 39
致 谢 42
第一章 绪论
1.1 背景
随着日益增长的无线通信需求,采用CMOS工艺实现的无线收发机在商业市场面前成为一个可行的方案。但是在毫米波频段上,CMOS工艺实现的收发机仍然存在着阻碍其得到大规模商业的技术障碍,尤其是在功率放大器(PA)的设计上面[1]。在60GHz上,晶体管的增益通常比较小,为了毫米波频段上达到更高的增益,需要采用较为先进的工艺制程从而得到较高的。但是更小的特征尺寸同时带来的是晶体管更小的击穿电压,因此,功率放大器的输出功率会随之下降[2]。此外,在毫米波频段以硅为衬底会导致电路中的各个无源器件的损耗较大,会导致增益与效率的下降。
为了解决毫米波频段功率放大器的低增益、低效率、低输出功率的缺陷,之前有很多结构以及技术被提出。采用多级放大的结构可以实现较大的增益,但是随着级数的增加,功率放大器的功率附加效率(PAE)也会随之下降。此外,在一些工作的场合下,为了保证功率放大器的线性度以降低传输高阶调制信号例如16QAM、64QAM等的误差向量幅度(EVM)以及邻信道功率比(ACPR)降低对中心频率附近频率的影响,功率放大器往往需要功率回退(PBO)。与此同时带来的是功率附加效率(PAE)的下降。为了提高功率放大器在功率回退时的效率,Doherty结构被提出[3]。由于Doherty结构大幅提高了功率放大器在功率回退时的功率附加效率,其在大量的场合被得到应用。此外,还有一些改善功率放大器工作表现的技术,例如Outphasing技术让两路恒定幅度的信号通过矢量合成恢复原本传输信号的幅度信息[4],包络处理技术(包括包络跟踪、包络消除与重构)通过在功率回退时,直流供电电压随着包络的减小而减小进而提高回退功率点的效率。这一部分将会在第二章里面进一步阐述。
注入锁定技术[5]是将振荡器与传统的功率放大器相结合,利用振荡器将较小的输入信号放大,可以在毫米波频段实现高增益以及高效率。本质上是通过注入锁定技术,将振荡器的振荡频率牵引到输入信号的频率上,进而实现信号的放大。不过这种结构存在着一些与之俱来的缺陷,例如较小的锁定范围以及容易受到负载的变化导致工作频率的变化,这些需要在设计中克服。另外,由于采用了一个振荡器来实现高增益与高效率的信号放大,其输出的功率较为稳定,使其应用受到了一定的局限,无法传输采用幅度调制的信号。
1.2 研究现状
在2011年,瑞典隆德大学的Markus Tormanen提出一个60 GHz的注入锁定功率放大器[6],该结构有一个输入的缓冲级,可以在58 GHz饱和输出功率达到13dBm同时功率附加效率达到36%,最大增益可以达到25dB。在2014年,[7]提出了一个单级的注入锁定功率放大器的设计,此工作使用65 nm CMOS工艺,在53.5 GHz上实现了29 dB的增益,9.6 dBm的饱和输出功率与17.3%的功率附加效率。对于单级的功率放大器来说,此设计的增益相当可观。在2015年,[8]提出了一个50-59 GHz的注入锁定功率放大器设计。在此设计中,输入缓冲级和输出缓冲级被采用,用以增加注入锁定的带宽,避免负载对谐振腔的频率产生牵引。此设计可以达到11.39 dBm的饱和输出功率以及16.1%的功率附加效率。最大增益可以达到37.8 dB。2018年,[9]在一个151-173GHz的FMCW发射机的系统中使用了四路同步的注入锁定功率放大器,它们的工作频率范围为75-86 GHz,经过倍频器和功率合成后,可以在161 GHz 实现14 dBm的饱和输出功率以及15.7%的功率附加效率。这个效率是其他未使用注入锁定功率放大器的类似发射机的4倍以上。同样在2018年,[10]还提出了一个50-110 GHz的四通道双带注入锁定功率放大器。此工作将一共利用了8个注入锁定振荡器,将其自由振荡的频率从小到大依次进行设置,利用功率检测器和比较器来判断输入信号的频率,进而选择对应的振荡器进行工作,同时关闭其他振荡器。在利用注入锁定功率放大器的高效率(36%的功率附加效率)、高增益(29dB的最大增益)优点的同时,克服了注入锁定功率放大器的锁定范围较窄的缺陷,实现了60GHz的锁定范围。
1.3 毫米波CMOS功率放大器设计挑战
1.3.1 约翰逊极限(Johnson Limit)
随着工艺的特征尺寸的下降,尽管晶体管的得以提高使其能够在更高的频率上实现放大的功能。但是晶体管的击穿电压也会随之下降,导致其输出功率的下降[2],如图1.1所示。这一点不仅仅适用于功率放大器,也同样适用于其他电路模块。这个工作频率与击穿电压的交换被称为约翰逊极限(Johnson Limit)。意味在越高的频率上越难产生能量。CMOS工艺存在以下的经验公式:
剩余内容已隐藏,请支付后下载全文,论文总字数:27006字
该课题毕业论文、开题报告、外文翻译、程序设计、图纸设计等资料可联系客服协助查找;