论文总字数：10469字

摘 要

本文基于FPGA的开发环境，使用硬件描述语言VHDL进行多功能数字钟的设计与实现。本次设计以Quartus II 软件为平台，通过多层模块化的方式将整个数字钟的系统分成了分频模块、计时模块、校时模块、模式切换模块、整点报时模块和显示译码模块，对单独的每个模块进行设计与仿真，然后将各个模块组合起来后编译和仿真，最后将编程文件下载到FPGA实验板上进行验证，完成数字钟的功能要求。基于FPGA的多功能数字钟比起传统的机械式时钟有着更高的准确性和更长的使用寿命，还可以很灵活的对其功能进行扩展，在工业和自动化等各方面将有一定的实际应用价值，在数字信息时代人们对各方面的需求都在增加，将来数字时钟将会有更多的功能需求。

关键词：FPGA，多功能数字钟，VHDL，Quartus II

Abstract：In this article, the multi-function digital clock is designed and achieved by VHDL, based on the development environment of FPGA. This design takes the Quartus II Software as the platform, using the multi-layer modular way to divide the whole digital clock"s system into the frequency division module, the timer module, the calibration time module, the mode switching module, the hourly chime module and the display decoding module. Designing each individual module, then compiling and simulating the general module after combining. Finally, downloading the programming file to the test board of FPGA to verify and complete the functional requirements of digital clock. The multi-function digital clock based on FPGA has higher accuracy and longer service life than traditional mode. It can also be flexible to expand its function. The multi-function digital clock will have a certain practical value in the industry and automation, etc. In the digital information age, the demand in all aspects of people is increasing. The digital clocks will have more functional requirements in the future.

Keywords：FPGA,multi-function digital clock,VHDL,Quartus II

目 录

1 前言 5

1.1 课题背景和意义 5

1.2 课题研究方法和内容 6

2 软件开发环境 6

2.1 FPGA简介 6

2.2 Quartus II软件设计平台 6

3 系统硬件设计 8

3.1 总体设计方案 8

3.2 硬件电路构成 8

4 系统软件设计 11

4.1 主程序软件设计流程 11

4.2 单元模块的软件设计与实现 12

5 系统仿真与实验 17

5.1 功能仿真 17

5.2 FPGA开发板验证 19

结 论 21

参 考 文 献 22

致 谢 23

1 前言

1.1 课题背景和意义

随着现代电子设计技术和半导体产业的发展，新产品、新技术不断涌现，电子技术的发展健步如飞，并且产品的功能越来越丰富，做工越来越精细,复杂程度越来越高，更新速度越来越快，电子产品逐渐拥有更多的功能以及更小的体积。近年来微电子制造工艺水平的显著提高和电子产品设计开发技术过程的进步使得信息电子产品不断的改变着人们的生活。前者以微细加工技术为代表，而后者的代表就是电子设计自动化（EDA）技术。在EDA技术中，现场可编程门阵列（FPGA）受到了更多的重视，FPGA编程灵活性高，通过编程可以实现任意芯片的逻辑功能, 实现了硬件设计软件化，对于专用集成电路（ASIC）和数字信号处理器（DSP）这是不可能的。

电子设计自动化（EDA）从20世纪末由计算机辅助设计（CAD）、计算机辅助制造 (CAM)、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。总的来说就是依靠着计算机的功能，以软件工具为平台，对硬件描述语言的设计文件进行编译，仿真，最后下载到FPGA的器件中，实现相应的电子电路的功能，这样的设计极大地提高了原来的设计效率和成本。随着计算机软件方面和FPGA器件的快速发展，EDA技术也得到了极大的促进。计算机性价比的提高，软件开发的正规化，使用EDA技术的FPGA相对于其他ASIC越来越具有优势。

本次设计将采用VHDL硬件描述语言，这是一种具有很强描述能力的语言，语法与计算机高级语言很相似，适用于EDA工具，主要应用在数字电路中。使用VHDL设计完成后的实体可以一直调用满足各种设计的需求，支持结构、数据流、 行为三种描述形式的多种构成描述，覆盖面应用层次广，表达能力强，因此在实际生产生活应用中越来越广泛。

美国Altera公司的可编程逻辑器件采用全新的结构和先进的技术，由于自主开发的最新的Quartus软件开发环境，更具有高性能，开发周期短等特点，在FPGA行业一直处于业界顶尖水平，十分利于进行电子产品的开发设计工作。2015年，Altera公司被Cpu巨头Intel公司收购，而Intel开始主推CPU FPGA的发展，在人工智能AI方面不断研究，在可预见的未来，FPGA将得到越来越多的认识。

基于FPGA的多功能数字钟在工业控制行业，自动化行业等对时间准确度要求高，稳定无故障要求高的行业有广泛的应用。相对于其他的数字化时钟有更高的性能，价格优势大，成本低，更收青睐。数字钟在生活中的方方面面都有应用，研究数字钟并对其进行功能扩展，有着非常重要的实际价值。

1.2 课题研究方法和内容

本设计主要研究基于FPGA的多功能数字钟，使用VHDL语言和图形输入为硬件描述语言，以Altera公司的Quartus II 软件为平台，在EP2C5Q208C8实验板上验证多功能数字钟的各种功能。设计的数字钟具有24小时的计时能力，可以通过按键复位归零，也可以对数字钟的小时数和分钟数进行快速调节从而达到校对功能，还拥有闹钟和整点报时功能，计时由晶体振荡器提供稳定的信号。

2 软件开发环境

2.1 FPGA简介

现场可编程门阵列（FPGA）是一种基于各种可编程器件的进一步发展的产物。它解决了定制电路的缺点，而且克服了原有可编程器件门电路号的局限性，完成了硬件设计软件化的特别意义，通过硬件描述语言进行编程，具有可擦除性，如同白纸一样，设计工程师可以通过硬件语言和原理图输入设计一个数字系统。可以在设计软件上先行验证设计是否可行，再下载到相应的FPGA芯片内，而且可以根据需求再次更改设计而不必更改硬件电路。使用FPGA可以缩短产品周期，提高系统的可靠性等优点。这些优点让FPGA获得了飞速的发展。

FPGA具有掩膜可编程门阵列的通用结构，它由逻辑功能块排成阵列，并由可编程的互连资源连接这些逻辑功能块来实现不同的设计。主要由可编程逻辑模块CLB，输入/输出模块IOB和互联资源IR的3种类型可编程电路和一个SRAM静态存储器组成。

剩余内容已隐藏，请支付后下载全文，论文总字数：10469字