低相噪数字调频源

论文总字数：19912字

摘 要

频率合成器在现代电子通信领域有着广泛的应用,特别是拥有低相噪,高分别率等良好特性的频率合成器已经成为该技术发展的必然。本文就DDS与PLL相结合的频率合成方法出发,在考虑DDS与PLL各自优缺点的情况下,在多种方案中最终选择了DDS激励PLL的频率合成方法.

该方案集合了DDS与PLL系统的优点并弥补了各自的缺点,方案使用DDS生成的低频段内的具有高分别率的信号,以此信号激励锁相环路,利用锁相环路的跟踪滤波特性和倍频获得高频段内的低杂散的频率可变信号.

本文主要致力于低通滤波器和锁相环路的设计.在设计低通滤波器和锁相环路的过程中,抛开繁琐的计算,而是利用辅助设计软件进行设计,由于软件集成了大部分设计所需要的功能,而且能很方便的对设计进行评估和性能分析,大大地降低了设计的时间和提高了系统可行性.

关键词：频率合成器； 锁相环； 直接数字频率合成; 低相噪

Abstract

Frequency synthesizer is widely used in the fields of modern electronic communication, especially frequency synthesizer with low phase noise, high respectively, the rate of good features has become the main trend of the development of the technology. The DDS and PLL combining the frequency synthesis method of considering the advantages and disadvantages of DDS and PLL, DDS driven PLL frequency synthesis method.

The project combines the Advantage of DDS and PLL and makes up the disadvantages of DDS and PLL. The scheme uses DDS to obtain high resolution signal in low frequency range and uses the signal to drive PLL. The variable signal of low spurious frequency in the high frequency range is obtained by tracking the phase lock loop and the frequency multiplication.

This page is mainly focused on the design of the low pass filter and the phase locked loop. In the design of the low-pass filter and the process of the phase lock loop, tedious calculation is left out but the design is completed by aid design software. Because the software integrates the function of most of the design and it can be easily evaluated and analyzed for design,it greatly reduce the design time and improve the feasibility of the system.

Keywords: Frequency synthesizer; DDS; PLL; Low phase noise

目录

摘 要 3

Abstract 3

第一章 绪论 5

1.1 频率合成技术的现况及发展 5

1.2 频率合成器的性能指标 6

1.3　本文主要研究内容 6

第二章 DDS与PLL频率合成技术 7

2.1 直接数字频率合成（DDS）技术 7

2.1.1 DDS的组成和工作原理 7

2.1.2 DDS的主要特点 8

2.1.3　ＤＤＳ的杂散性能 8

2.2　锁相环（ＰＬＬ）频率合成技术 10

2.2.1　锁相环的结构 10

2.2.2　锁相环的工作原理 11

2.2.3 锁相环的主要特点 12

2.3 本章小结 12

第三章 方案设计及器件选择 13

3.1 总体方案设计 13

3.1.1 DDS激励PLL的频率合成方案 13

3.1.2 DDS内插PLL的频率合成方案 14

3.1.3 方案确定 14

3.2器件的选择 15

3.2.1 DDS芯片的选择 15

3.2.2 鉴相器芯片的选择 16

3.2.3 压控振荡器芯片选择 17

3.3 本章小结 17

第四章 低通滤波器设计和PLL环路设计 18

4.1 低通滤波器的设计 18

4.1.1 无源低通滤波器设计 18

4.1.2 有源低通滤波器设计 20

4.1.3 无源低通滤波器与有源低通滤波器的比较 23

4.2 锁相环电路设计 24

4.2.1 锁相环性能分析 26

4.3 本章小结 28

结束语 30

参考文献（References） 31

致谢 32

第一章 绪论

频率合成器在现代的电子系统中扮演者越来越重要的作用，它的应用涵盖诸多领域。随着通信技术发展的要求，设备对频率合成器的各项指标包括频率分辨率、带宽、杂散和相噪性能提出越来越高的要求。低相噪、低杂散、高分辨率的频率合成器已经成为当下研究的重点。

1.1 频率合成技术的现况及发展

随着科学技术在近几十年来不断发展和完善，特别是大规模集成电路的发展，使频率合成技术产生翻天覆地的变化。频率合成技术发展至今可以将其划分为三个阶段。

第一代是直接频率合成技术，既通过一个或者多个基准源通过混频、分频和倍频运算产生所需要的频率，这种频率合成技术需要数量庞大的窄带滤波器。由于采用了大量的分频混频运算，合成器体积巨大、成本极高、结构复杂，难以集成，大大降低了其应用的前景。

第二代为间接合成技术，由于该技术的主要部分由锁相环路构成，所以又叫做锁相环式（PLL）频率合成技术。随着锁相环技术的不断发展，该频率合成技术也越发的成熟起来。其利用锁相环技术实现频率的运算，锁相环能够把环路反馈频率（压控震荡器的频率）通过鉴相器与参考频率作比较，鉴相器产生的电压控制压控振荡器，由压控振荡器产生所需要的频率，从而把输出频率锁定在参考频率上。锁相环技术的优点在于能抑制杂散分量，从而使输出频谱纯度高，且电路中不需要使用大量的滤波器，有利于做到集成化。^[1]目前，锁相环频率合成技术仍然没有被淘汰，在进行频率合成器设计时，锁相环技术仍然值得被考虑。

第三代为直接数字频率合成技术，简称DDS技术。直接数字频率合成技术的优点在于其变频速度极快；且具有超高的频率和相位分辨率，相位的连续性，利于数字控制等优点，短短几十年内得到飞速的发展。DDS是一种全数字化的频率合成器，其内部结构一般由相位累加器、波形存储器、数模转换器和低通滤波器组成。该种技术仍然具有的两大缺点，一为输出的杂散较大；二位输出带宽受到限制。

剩余内容已隐藏，请支付后下载全文，论文总字数：19912字