论文总字数：30592字

摘 要

随着无线传感技术的不断成熟，无线传感网络（WSN）以其低功耗、低成本和自组织的特点得到了越来越广泛的关注与应用。本课题来源于国家自然科学基金项目“低功耗射频收发技术研究”。该项目基于0.18μm RF-CMOS工艺，针对无线传感网射频收发芯片，在系统结构和电路模块两个层面上研究低功耗射频收发技术。本次毕业设计的任务是采用0.18μm RF-CMOS工艺设计WSN射频收发芯片小数分频锁相环中的低电压Σ-Δ调制器（DSM）。

本文采用了一种新的多级噪声整形结构（MASH）来设计低电压Σ-Δ调制器。所采用的MASH结构与传统的MASH结构不同之处在于它不仅级联一些一阶Σ-Δ调制器，同时在两个相邻级之间增加了一个附加的前馈连接。该MASH结构可以增加输出序列的周期长度，从而减少杂散，使输出序列的平均值精确等于想要的小数分频比。仿真结果表明，所采用的MASH结构的性能接近理想的DSM，符合设计指标要求。此外，该MASH结构所需要的硬件成本和传统MASH结构是一样的。

通信技术在不断发展更新，我们对频率综合器将有着更高的要求，其中的数字模块也会随之变得复杂且功能更加强大。不但在频率综合器当中，在其他很多模拟系统中我们都可以使用数字电路来完成需要的逻辑功能，这些都值得我们去深入的研究。

关键词：Σ-Δ调制器（DSM），小数分频频率合成器，多级噪声处理（MASH）

DESIGN OF Σ-Δ MODULATION IN FRACTIONAL- FREQUENCY SYNTHESIZER

Abstract

With the maturity of wireless sensor techniques, wireless sensor networks (WSN) have become more attractive and applicable thanks to its low-power, low-cost and self-organization. The subject comes from the National Natural Science Foundation project "Low-power RF transceiver technology research". The project is based on 0.18μm RF-CMOS technology, for wireless sensor networks RF transceiver chip, researching low-power RF transceiver technology in the system structure and circuit module two levels. The graduation project task is to use 0.18μm RF-CMOS process design low voltage Σ-Δ modulator(DSM) in WSN RF transceiver chip fractional-N PLL.

In this paper, a new MASH structure is used to design a low voltage Σ-Δ modulator, The difference with the new MASH structure and the traditional MASH structure is that it not only cascades several first-order delta-sigma modulators, but also has an additional feed-forward connection between two adjacent stages. The new MASH structure can increase the sequence length and thus reduce spurs, the average of the output sequence is exactly equal to input signal of fractional divider ratio. Simulation results show that the performance of the proposed MASH structure is close to that of the ideal DSM. In addition, the proposed MASH structure requires the same hardware cost as the traditional MASH structure.

Communications technology is constantly developing updated, the frequency synthesizer will have higher requirements, wherein the digital module will also become complicated and more powerful. Not only in frequency synthesizer , in many other analog system, we can use digital circuitry to perform the required logic functions, which are worthy of our in-depth research.

KEY WORDS: Delta-sigma modulator (DSM), fractional- frequency synthesizer, Multistage noise shaping (MASH).

目 录

摘要 I

Abstract II

第一章 绪论 1

1.1 引言 1

1.2 DSM的研究现状 2

1.3 设计内容与设计指标 3

1.4 论文的组织 3

第二章 DSM的结构 4

2.1 一阶DSM结构 4

2.2 高阶Σ-Δ调制器 6

2.2.1 传统的MASH结构 6

2.22 单环三阶前馈型结构 9

2.23 改进的MASH结构 10

第三章 DSM的电路设计 13

3.1 20位累加器的设计 13

3.2 误差消除电路的设计 16

3.3 延时模块的设计 17

第四章 电路的仿真 18

总结与展望 21

致 谢 22

参考文献 23

附录 25

第一章 绪论

1.1 引言

线传感网(WSN)是通过无线通信的方式，利用大量微型传感器节点感知并采集监控区域内被观察对象的信息，进行处理后送给观察者，将这些或静止或移动的微型传感器节点连接起来构成的网络就称为无线传感网，这些传感器节点间没有固定的传输路径，具有自组织多跳的特点。由于这些传感器节点体积小，数量庞大，因此WSN系统一般采用电池供电，而为了使其能够持久有效，要求该系统功耗越低越好。

WSN中的射频前端通信芯片提供信号的发射和无线接收功能，主要包括发射电路，接收电路和频率综合器。其中，频率综合器为混频器提供本振信号，是射频前端芯片的重要组成部分，可分为直接模拟频率综合器(DAS，direct analog synthesizer)，直接数字频率综合器(DDS，direct digital synthesizer)，锁相环频率综合器(PLL-FS，phase-locked loop frequency synthesizer)及混合式频率综合器(Mixed-FS，Mixed frequency synthesizer)。其中，PLL频率综合器又可分为整数PLL频率综合器（Integer-N PLL）和小数PLL频率综合器（FN-PLL）。

剩余内容已隐藏，请支付后下载全文，论文总字数：30592字