论文总字数:23259字
目 录
论文总页数:41页
引言 5
1.课题背景 5
2. 国内外波形发生器的发展现状 6
3.本文研究的主要内容 6
4. 设计内容 6
1.信号发生器原理 6
1.1直接数字频率合成技术的基本原理 7
1.1.1 DDS的原理 7
1.1.1 DDS的优缺点 7
1.1.2 DDS的实现 8
1.2相位偏移控制 8
2.硬件部分 9
2.1系统设计 9
2.2 下位机系统 9
2.2.1 FPGA模块 9
2.2.2 网络接口板 14
2.2.3 信号源模拟前端 14
2.2.4 模拟前端电路图 17
2.2.5 硬件实物连接图 18
3.软件 19
3.1 软件流程图 19
3.2系统设计 20
3.2.1 系统初始化模块 20
3.2.2 RAM模块 20
3.2.3 数据转换模块 20
3.2.4 DAC驱动模块 21
3.2.5 信号发生器模块 22
3.3 上位机模块 27
4.实验结果与结论 28
4.1 实验图 28
4.2 实验结论 30
5.附录 31
5.1 实物图 31
5.2 控制D/A代码 32
5.3 FPGA内部电路图 36
参考文献 40
致谢 41
基于FPGA的多功能信号发生器
谢道亮
Abstract:The design implements a multi-purpose generator which can produce a variety of signals.The design consists of three modules.They are signal source, FPGA module and the network interface board.Advantages of this design is that the use of the FPGA internal PLL which can the external clock frequency, and the operating frequency can reach hundreds of megabytes.The design changes the corresponding amplitude, phase, offset, frequency and value change for various waveforms corresponding to the set by the host computer resulting in a variety of low harmonics, frequency range for a variety of waveforms 1HZ to 100M sine, square, triangle and so on.
Key words: DDS,FPGA,Ethernet,Multifunctional signal generator,computer
引言
1.课题背景
直接数字频率合成技术(DDS)是当代全新的全数字的频率合成原理。这种原理合成波形的方法是从相位的角度来创建的。美国学者J.Tiercy,M.Rader和B.Gold在七十年代第一次提出了这个技术,由于当时的工艺水平以及技术的局限性,仅仅在理论上对DDS技术进行了研讨,并没有在现实生活中运用。近四十年来由于飞快进步的电子技术,还有VLSI(超大规模集成电路),FPGA(现场可编程门阵列),CPLD(复杂可编程器件)等许许多多技术的出现,促使DDS得到了飞快的进步。由于近代通信以及雷达等方面对信号源的要求日渐增高,所以人们开始采用直接数字频率来合成DDS。
现如今由于大部分单片机的时钟频率比较低而且工作频率只能达到几十兆,所以产生的波形频率较低。传统的改变波形幅度以及频率的方式大多数是通过按键来实现的,该方法比较不方便。
本设计制作的多功能信号发生器,利用FPGA来代替了传统的单片机。因为FPGA的内部拥有锁相环,可以对外部时钟进行倍频,使工作频率可以达到几百兆,能够使所产生的波形最高可达到100M。而且本设计并没有采用传统的按键方式,而是通过上位机来改变程序中的数值来改变波形幅度、相位、偏置以及频率大小,该方法拥有成本低,程序灵活以及响应速度快的优点。在信号源部分,使用了DAC904以及OBA690等重要集成芯片,这些芯片是本设计的重要组成部分,结合在一起基本满足设计要求。
国内外波形发生器的发展现状
美国Wavetek公司与日本东亚电波公司在1978年研发了垂直频率在8bit、最高取样频率是5MHZ、能够生成256点波形数据的波形发生器,在振动,医疗等多方面的第一代高性能信号源发挥着重要作用。在这差不多四十年的快速发展中,由于电路,生成设备和电子元器件的高集成化,高速化,信号发生器的生成波形的能力也得到了极大的改善。虽然发生器的操作变得简单了,但是波形的输出能力也变强了。
在1997年,一些性能高以及成本高的函数发生器被研制出来了。例如HP公司实行了一种信号模拟装置系统,他的型号为HP770S。这个是由HP1776A波形发生软件以及HP9770A任意波形数字化组合而成的。由于HP8770A只能生成八种波形且成本特别高,所以没有多少时间Analogie公司推广了型号为Data-2020的多波形合成器,同时Lecroy公司也推行了型号为9100的任意波形发生器。
直到21世纪,由于飞速进步的电路集成技术,DDS的工作频率已经能够到达GHz的水准,函数发生器也随着在飞速进步。Agilent公司在2003年已经生成了能够生成17种波形的33220A产品,他的最高频率能够到达20M。而在2005年生产的N6030A已经可以达到500MHz的频率,同时采样的频率能够到1.25GHz。
3.本文研究的主要内容
- )了解FPGA以及DDS方面的相关知识,明确自己的设计目的。
- )通过查阅文献以及向老师同学请教,基本掌握相关芯片的知识。
- )采用FPGA以及DDS技术,用以太网将信号源与电脑进行连接,通过改变上位机中程序代码相对应的值来生成所需产生的波形;还可以改变代码中相对应的值来改变所产生波形的频率以及幅度,从而在示波器上显示预期波形。
- 设计内容
- )可以产生正弦波、方波、锯齿波、三角波、PWM波、SPWM波、AM波以及FM波等波形。
- )各波形的频率范围为1HZ到1MHZ。
- )幅度范围100mV到3V。
- ) 偏置范围0到1.5V。
1.信号发生器原理
1.1直接数字频率合成技术的基本原理
1.1.1 DDS的原理
依据奈奎斯特取样定理形成的直接数字合成技术通过连续信号的相位将信号取样,编码,量化,来生成一个信号函数表,先将其存储在ROM中。而在生成信号时,对相位累加器的频率控制字的变换来变换相位增量,因为不同的相位增加量会造成一个周期内不同的取样点,也造成了频率的改变。而DDS在实现时,通过不变的采样频率,改变相位累加器的频率控制字,通过DA对这种变换的相位,幅值量的数字信号变换以及滤波,最后得到合成的模拟信号。
时钟信号
输出
频率控制字
图1.1 直接数字频率合成原理图
由波形ROM,DAC,相位累加器以及低通滤波器等合成的DDS,用上图1.1表示。其中相位累加器的位数为N,每一个取样时钟相位累加器都会累加频率控制字K。ROM的地址为相位累加器的高位输出,进而转换了波形相位到幅值。利用DAC将所需数据转换得到阶梯状的信号,然后经过滤波器输出基本光滑的波形。
当相位累加器的长度为N位,时钟脉冲频率为fc,频率控制字为K时,DDS的输出频率可用公式1.1表示。
公式1.1
由此可以得出N越大,波形频率的精度也会随着增大。假设K=1,DDS的频率分辨率可用公式1.2表示。
公式1.2
最后总结得出DDS的输出信号频率分辨率由相位累加器的位数N决定,而ROM的寻址位数决定相位分辨率,DAC的数据位数决定幅值分辨率。
1.1.1 DDS的优缺点
(1) DDS的特点
我们可以知道DDS自身是数字化结构,因此它拥有下面几个特点。
1)频率分辨率高
我们能够得知,输出的信号的准确度会随着相位累加的位数的增多而越来越高。
2)频率转换的时候相位保持连续。
我们在进行频率转换的时候只要求修改频率控制字,这个时候的相位累加器的值并不会随着改变 。所以输出信号的相位也不会随着改变。
3)频率切换时间短。
一般情况下以低通滤波为主的器件和频率控制字的传输时间响应的时间十分短。所以高速DDS系统的频率切换时间能够到达ns级。
4)输出的频率范围宽。
DDS的输出频率最低的时候只有几HZ,有的时候还能够到1HZ下面。而且输出的最高的频率能够到系统时钟的。
5)能够用来生成任意波形。
DDS能够产生任意波形,当然前提是利用一些数字合成和事先在RAM中存储波形的方法。
(2) DDS的缺点
一般从表面来讲,DDS系统最高的输出频率只能够达到系统时钟频率的,并且在做实验的时候还会比这个值小。那么我们要想输出比较高的信号频率,只有增加系统的时钟频率。这种情况下面DDS的波形转换器,相位累加器以及D/A转换器等都一定要在比较高的时钟频率下运行。那么DDS系统的实现就必须依靠高速D/A转换器以及高速数字电路。所以直到最近几年DDS系统才逐渐被人们所重视而迅速的得到发展。同时DDS用的是数字技术生成离散信号,然后把这个离散信号转变成模拟信号输出来。但是在这个过程中一些干扰性的东西比如噪声等是不能够避免的,所以肯定会造成一些误差,特别是能够生成相位截断误差。
1.1.2 DDS的实现
剩余内容已隐藏,请支付后下载全文,论文总字数:23259字
相关图片展示:
该课题毕业论文、开题报告、外文翻译、程序设计、图纸设计等资料可联系客服协助查找;