论文总字数：23708字

目 录

1绪论 1

1.1课题的背景和意义 1

1.2国内外研究现状 1

1.3论文的主要工作内容 2

2总体方案设计 2

2.1信号发生器简介 2

2.2设计方案分析 2

2.3系统总体设计 3

3基于FPGA和锁相环的信号发生器的设计 4

3.1开发环境及相关技术 4

3.1.1 FPGA及其开发流程 4

3.1.2 开发环境 5

3.2锁相环模块 6

3.2.1锁相环的作用 6

3.2.2锁相环的基本原理 6

3.2.3锁相环设计 6

3.3 调控模块 7

3.3.1调控模块简介 7

3.3.2相位计数模块 8

3.3.3调控模块结构 8

3.4 波形数据ROM模块 9

3.4.1 波形数据ROM模块工作原理 9

3.4.2设计步骤 9

3.5按键消抖 10

3.5.1按键消抖工作原理 10

3.5.2按键消抖模块设计 11

3.6波形选择模块 11

3.6.1波形选择模块 11

3.6.2波形选择模块设计 11

3.7顶层原理图及仿真 12

3.7.1顶层原理图 12

3.7.2仿真测试 12

3.8 D/A转换器 15

3.8.1 AD9708芯片简介 15

3.8.2 AD9708芯片与FPGA的连接 16

4硬件配置与系统调试 16

4.1 FPGA的配置 16

4.2 JTAG配置 17

4.3系统调试 17

5结论 18

参考文献 19

致 谢 20

附 录 21

1绪论

1.1课题的背景和意义

传统的信号发生器大多利用单片机、专用芯片或模拟电路等设计构成，其存在成本比较高、设计实现过程繁琐、稳定可靠性差和输出信号种类少等缺点。信号发生器是一种可产生正弦波、方波、锯齿波、三角波等多种波形的信号源，由于可用数学函数来描述其输出的波形，也可命名为函数信号发生器。它是一种为电子计量和测量工作提供信号的最为常用的电子设备，在工业生产、产品研发、科学研究等领域都有着广泛的运用。

在电子测量及各种实验调试中，信号发生器是最为常见的基本信号源，根据用户要求给被调试的电路提供相应的时钟信号，用来进行实验调试及满足各类实际需求。随着IC技术的迅速发展以及电子领域的广泛应用，对实验测试中相应的测试方法和测试仪器的性能也提出了更高的要求。如今的信号发生器在性能上与传统信号发生器相比，采用了更加成熟和先进的频率合成技术，不仅能产生高质量的输出波形，而且信号发生器的频率特性、输出特性和调制特性得到进一步的完善和改进。

现如今，利用可编程逻辑器件实现的电路系统因其强大的功能、高可靠性、高集成度且自身功能仍处于不断丰富和完善中，所以在电子技术领域得到普遍的运用。近几年随着FPGA技术的快速发展和广泛应用，利用FPGA设计实现信号发生器的技术得到了一致的认可，也有效的解决了传统信号发生器自身的一些问题和局限性。以FPGA器件为核心利用Verilog HDL硬件描述语言设计实现的可调信号发生器，提高了电路系统的稳定可靠性，实现了系统信号的多元化，也为信号发生器的开发技术和发展创造了有利的条件。FPGA具备的可无限次反复编程和系统可重构等特性以致硬件功能像软件一样通过编程修改，从而使得电路系统的设计具有灵活性和高效性，有效的缩短了系统设计研发周期和降低了设计成本。信号发生器是测试仪器中最为重要的一类，所以对信号发生器的设计改进优化具有迫切的需求。

1.2国内外研究现状

信号发生器是一种早在20世纪初就产生的测量仪器。早期的信号发生器在频率合成技术上相对比较落后，其自身结构复杂、功耗高体积大、电路简单以及精确度稳定度低，因此发展速度较慢。随着科技的发展，出现了主要用在测试方面的各类信号发生器，对信号发生器的性能也提出更高的要求，逐渐从定性分析向定量分析的方向发展过渡。

目前在可编程逻辑器件硬件平台上利用硬件描述语言（Verilog HDL或VHDL）设计的数字电路系统，经过综合优化与布线/适配，在QuartusⅡ软件的环境下通过JTAG接口可以直接对FPGA进行硬件配置及实验测试，这也是现代集成电路发展的技术主流和发展方向。

随着电子技术的高速发展以及电子测量和其他行业对各类信号发生器的广泛需求，促使信号发生器种类和性能都得到了很大的提升，近些年微处理器的出现也是促进信号发生器朝着自动化和智能化等趋势发展的一大因素。近年来FPGA技术得到快速的发展和广泛的应用，FPGA器件的资源容量、集成度、性能以及系统的稳定可靠性都得到了极大的提高。利用FPGA设计的新型信号发生器和传统信号发生器相比有着高精确度、高稳定性以及灵活的接口和控制方式，从而利用FPGA技术实现对某些专用数字电路系统的设计是当前电子领域对传统技术新的突破，这也促进了信号发生器的发展。

1.3论文的主要工作内容

本课题是以基于FPGA和锁相环的频率相位幅值可调的信号发生器为主要研究内容，整个电路系统以FPGA开发平台为核心，利用锁相技术的特性设计一个能满足系统设计需要的锁相环，经锁相环输出稳定可靠的时钟信号，进入调控模块进行对输出信号频率、相位和幅度的调节，其相位计数器以累加相位值作为地址访问码的方式读取存放在数据存储器ROM内的波形数据，经数模转换器、幅度调节和低通滤波器输出的波形信号，接示波器可观察到所需要的波形。本设计以FPGA器件为硬件平台，利用硬件描述语言(Verilog HDL)对直接数字频率合成（DDS）技术进行了深入的学习和研究。FPGA的开发工具为Quartus II 11.1，配置了数字逻辑电路的设计、相应的信号处理分析及可编程输入输出，并进行仿真及验证。

2总体方案设计

本节主要是对本次电路系统总体的设计方案以及所用到的技术原理进行剖析说明，分析并阐述系统设计方案的实现过程和所用的方法。

2.1信号发生器简介

信号发生器是一种基本的重要电子设备，在电子测量、教学科研乃至其他行业领域都有着广泛的应用。它除了能提供各种频率、波形和输出电平信号等基本的测试性能外，还提供良好的人机界面使得用户可以更为方便地使用，用户通过更直观的方式获取测试的数据结果，减小因人为读取而造成测量误差的同时也大大提高了工作效率。随着互联网的迅速发展，电子测量仪器领域也有着同样的发展趋势，信号发生器可以通过可编程通信接口连入网络，用户可以在相关软件工具的环境下通过网络远程来实现对该仪器的使用，这也展现了科学技术的灵活性和经济性。现如今用户对高性能测量仪器的需求也决定了信号发生器在未来必定会朝着自动化和智能化等方向发展。此次设计的信号发生器主要由锁相环模块，LED工作状态指示模块，调控模块，波形数据ROM模块，波形选择模块，按键消抖模块和D/A转换器等几个部分组成。

2.2设计方案分析

频率合成技术是以一个或几个高精确度和高稳定性的频率参考信号源为基准，在某一频段内综合产生多个同样高精确度和高稳定性的任意频率的技术。同传统的频率合成技术相比，直接数字频率合成（DDS）技术从相位的概念出发来直接合成所需的波形频率，利用数据采样存储的方式，靠滤波器来选择出稳定纯净的频率。其具有频率精准稳定、功耗低体积小、设计灵活和易于功能扩展以及便于合成等突出优点。

目前，采用直接数字频率合成技术(DDS)实现信号发生器的方法主要有利用DDS高性能芯片和基于FPGA数字电路系统的设计两种。随着科技飞速发展以及市场需求的带动下，DDS技术已经愈发成熟，相关产品的性能也得到了明显的提升，电子领域已经涌现很多不仅具有较高工作频率，并且还具备一定的调制功能的专用DDS芯片。这些高性能的专用DDS芯片内部集成了精度很高的数模转换器，用来改善输出信号。但是DDS专用芯片大多是事先将波形数据加载到存储器ROM中，使用者不能更改波形存储器中的波形数据以产生任意波形信号。在实际测试运用中具有很大的局限性，而且大多数专用DDS芯片的价格一般都比较高。相比用专用DDS芯片设计实现的信号发生器，利用FPGA来设计所需的DDS电路更加简便灵活。用户只需通过改变FPGA芯片内部数据存储器中的波形数据，就可以根据用户的需求实现能输出任意波形的信号发生器，这使得用FPGA来实现信号发生器的技术更为吸引用户。利用FPGA内部资源和Verilog HDL语言编写设计的信号发生器，因为用户可以通过相应的开发软件实时修改完善数字逻辑电路系统，所以系统实现的功能完全取决于设计者的需求，同时FPGA芯片内的DDS电路可以通过内部系统的升级根据需要得到进一步的优化。无论从设计方式得角度还是实际需求，采用FPGA技术设计的信号发生器有着明显的优势。

与专用的DDS芯片相比，采用FPGA与高速D/A转换器相结合来设计的DDS数字电路系统最大的特点就是有很大的灵活性和较高的精确可靠性。采用FPGA设计的电路逻辑系统主要有以下三大亮点：（1）设计灵活方便；（2）无限次反复编程并可在线调试验证；（3）大大缩短了数字电路系统设计的研发周期。近几年随着FPGA技术的快速发展和广泛应用，其集成度、资源容量、功耗体积以及各方面性能都得到了极大地提高和完善，并且系统的设计具有灵活性，可编程性以及EDA各种软件的支持，这为利用FPGA技术实现DDS数字电路系统的设计提供了良好的技术环境。本文中设计的数字电路系统即是利用FPGA技术实现DDS电路系统，完成了对信号发生器硬件系统的设计。

2.3系统总体设计

本课题采用EDA软件QuartusII开发环境，在熟悉FPGA芯片的工作原理后，利用Verilog HDL硬件描述语言开发设计。系统总体框图如图2所示，此次设计利用FPGA的内部资源，对锁相环模块，LED工作状态指示模块，调控模块，波形数据ROM模块，波形选择模块和按键消抖模块等模块逐个设计实现后进行综合优化。此次设计的信号发生器根据DDS技术的工作原理，给出整体的电路设计过程和仿真测试结果。与传统的信号发生器相比，基于FPGA的信号发生器不仅成本功耗低、系统稳定可靠，而且系统的开发是利用EDA软件工具完成的，更使得操作方便灵活，设计这可以根据自己的需要实时修改完善系统。

本次设计的信号发生器主要由锁相环模块，LED工作状态指示模块，调控模块，波形数据ROM模块，波形选择模块，按键消抖模块和D/A转换器等等组成。当系统上电后开始工作，外部晶振信号加到锁相环时，锁相环开始工作并输出稳定可靠的时钟信号，这个时钟信号分别作为调控模块，波形数据ROM模块，波形选择模块和D/A转换器等模块的时钟信号使得它们同步工作从而保证输出信号的精确性。信号发生器的调控模块是由计数器实现对信号频率、相位和时钟的控制。接到锁相环提供的时钟后，调控模块中的相位累加器开始计数，产生存储器的地址也就是波形数据ROM模块地址的输入，与时钟信号同步读取波形数据ROM模块中的波形数据，读取的数据输出后进入波形选择模块，波形选择模块通过外部控制键来控制输出哪种波形。再通过调控模块进行幅度调节，最后输出的波形数据输入到D/A转换器进行数模转换，通过高阶低通滤波器滤除谐波分量，最后经调试完善在示波器显示出正确的

Key2

Key3

clk_50M

锯齿波存储模块

三角波存储模块

正弦波存储模块

方波存储模块

Key

Key1

图2 系统总体框图

波形。

3基于FPGA和锁相环的信号发生器的设计

3.1开发环境及相关技术

3.1.1 FPGA及其开发流程

现场可编程门阵列(Field- programmable Gate Array，FPGA)器件是采用逻辑单元阵列结构和静态存储器SRAM组成的大规模可编程逻辑器件。FPGA的可编程电路包括可编程逻辑模块（CLB）、可编程I/O模块以及可编程连线三个部分。以阵列的形式布置在器件中央的可编程逻辑模块是实现逻辑功能的基本单元，芯片周围的输入输出模块是引脚封装和内部逻辑信号的接口电路，而可编程连线的主要作用是完成可编程逻辑模块之间的逻辑连接以及将信息传递到I/O模块。FPGA芯片的集成度高，容量具有更为突出的优势，可以实现极其复杂的数字逻辑电路功能，更适合于高端数字电路系统的设计。FPGA的编程单元是基于静态存储器SRAM结构的，由查找表组成的可编程门构成阵列形式，这也从理论上说明FPGA具有无限次可重复编程的能力。存储在存储单元中的数据决定各个功能模块之间或功能模块与可编程I / O之间的连接方式，也决定着FPGA芯片中电路系统最终实现的逻辑功能。

FPGA的开发流程主要为设计的输入与输出、逻辑综合与优化、目标器件的布线/适配、目标器件的编程/下载、设计过程中的有关仿真、硬件仿真和硬件调试等主要步骤。

剩余内容已隐藏，请支付后下载全文，论文总字数：23708字

相关图片展示：