论文总字数：25656字

摘 要

模拟数字转换器是实现模数转换的关键器件，在诸多领域被广泛应用。而逐次逼近型模数转换器凭借其简单的结构与优异的性能在低功耗领域大放异彩。比较器作为SAR ADC中的关键模块，它的性能对SAR ADC至关重要。

本文设计了一种可用于在低电压低功耗下实现中高精度SAR ADC的比较器结构。论文在总结了SAR ADC及比较器基本知识的基础上介绍了几种经典的比较器结构，并改进了一种比较器结构。本设计采用的比较器是具有预放大级和锁存级的两级结构，通过对输出节点的外部电容充电的方式实现了输出节点的电压提升，从而增大了预放大级增益，实现了精度提升；尾电流管施加控制信号，在锁存结果产生时将尾电流管关掉，减小了输出节点不必要的放电，降低了比较器的功耗。

本次设计基于TSMC的40nm工艺；本次设计所使用的仿真环境为Cadence。根据仿真结果本设计在0.6V的工作电压、50ns的时钟周期下具有13bit的比较精度、18ns比较延迟以及5.38×10^-7uW的一次比较功耗，满足了预定的设计指标。

关键词：逐次逼近型模数转换器，比较器，低功耗，电压提升

Abstract

Analog-to-digital converters are key components for analog-to-digital conversion and are widely used in many fields. Successive approximation register (SAR) analog-to-digital converters (ADCs) have an advantage in low-power areas with its simple structure and excellent performance. The comparator acts as a key module in the SAR ADC and its performance is critical to SAR ADCs.

A comparator structure that can be used in low-voltage, low-power SAR ADCs is proposed in this paper. Based on the summary of the basic knowledge of SAR ADC and comparator, the paper introduces several classical comparator structures and proposes a comparator structure. The design has a two-stage structure, which includes a pre-amplifier stage and a latch stage. The voltage of the output node is increased by charging the external capacitor of the output node, thereby increasing the pre-amplifier stage gain amplification to achieve an accuracy improvement; By applying a control signal, the discharge time is reduced and the power consumption of the comparator is decreased.

This design is based on TSMC's 40nm process; Cadence is used as the simulation environment of this design. According to the simulation results, the design has a 13-bit comparison accuracy at a working voltage of 0.6 volts, a clock cycle of 50 ns, a delay of 18 ns, and consumes 6.65 × 10 ^-7 uW of power consumption per comparison, satisfying the predetermined index.

KEY WORDS: successive approximation register analog-to-digital converters，comparator, low power， voltage boost

目 录

摘要 Ⅰ

Abstract Ⅱ

第一章 绪论 1

1.1 引言 1

1.2 国内外研究现状 2

1.3 本文的研究目的和主要研究内容 3

1.4 本文章节的主要内容 4

第二章 SAR ADC及其中的比较器综述 5

2.1 ADC的原理 5

2.2 SAR ADC原理及架构 6

2.3 比较器的原理 8

2.4 比较器的参数 9

2.4.1 比较器的增益（gain） 10

2.4.2 比较器的分辨率 10

2.4.3 输入失调电压（offset） 11

2.4.4比较器的传输延时时间 11

2.4.5 功耗 12

2.5 本章小结 13

第三章 比较器的设计 14

3.1 常见的比较器结构与分析 14

3.1.1 静态比较器 14

3.1.2 单级动态比较器 15

3.1.3 两级锁存动态比较器 15

3.1.4 CI比较器 16

3.2 本文的比较器设计 17

3.2.1 预放大级设计 17

3.2.2 锁存器设计 21

3.3 本章小结 21

第四章 比较器的仿真 22

4.1 波形仿真 22

4.2 噪声仿真 25

4.3 电流及功耗仿真 28

4.4 本章总结 29

第五章 工作总结及展望 30

5.1 工作总结 30

5.2 前景展望 30

致 谢 32

参考文献 33

第一章 绪论

1.1 引言

随着超大规模集成电路技术研究的飞速发展，诸如通讯和工业控制等各个领域都普遍运用各类数字芯片。这些数字电路系统一般使用数字信号来存储和处理信息。这是因为数字信号具有便于处理和储存的特点；并且数字系统具有抗干扰能力强，易于集成等优点。作为这些系统和信号的转换以及模拟和数字信号之间的中间桥梁， 模拟数字转换器（ADC）的不断进步让这些电路和芯片变得更受欢迎。因此模拟数字转换器（ADC）转换器的应用变得越来越普遍。新技术的发展往往伴随着新要求。随着诸如物联网等技术开始走入人们的视野，人们所期待的万物互联开始成为现实。在物联网的世界，我们生活的世界变得数字化。物联网能够运用各种技术把分散无序的信息整合成一张数字信息网。物联网的应用领域十分地宽广，诸如物流交通业、医疗养老、智能家居（家庭、办公室、工厂）等各行各业都是物联网大显身手的舞台。毫无疑问物联网具备非常丰富的使用场景和广阔的市场前景。而要实现这样的美好前景，符合物联网应用场景要求的电子系统是必不可少的。作为实现数模转换的所不可少的电路结构，研究一种能应用于低电压低功耗工作环境的模拟数字转换器变得越来越重要。

在许多不同结构的ADC类型中，SAR（逐次逼近型）ADC因为具备优异的性能并且工作原理十分简单便于设计而得到广泛应用。它工作时通过比较器逐次比较参考电压与输入电压并根据比较结果不断缩小电压的范围最终确定输入电压的值从而对输入信号进行转换。SAR ADC设计中的关键部件有很多。比较器(Comp)执行比较功能；D-A转换电路(又称DAC)产生参考电压；采样保持电路(Sample and Hold)能够保持输入电压在比较周期保持稳定；逐次逼近寄存器用来储存比较结果和控制电路(SAR LOGIC)根据比较结果改变参考电压，使电压范围减缩小并最终确定电压值。而比较器是ADC电路的核心模块，它的性能优劣将对整个SAR ADC电路的功耗，精度，延时等关键指标的好坏等都有着关键影响。

剩余内容已隐藏，请支付后下载全文，论文总字数：25656字