基于Verilog HDL的数字信号频率计的设计

论文总字数：25834字

摘 要

EDA技术随着科技的快速发展也在迅速发展，传统的电子设计方法已经无法跟上EDA技术的发展。随着可编程逻辑器件的普遍使用，本文设计的数字信号频率计在测量频率方面的速度和精度都比传统的频率计要高。

本文分析了脉冲计数测频法和直接测频法二种测频方法的原理,确定本文使用基于脉冲计数的直接测频法，并描述了全面的设计方案。本文核心电路采用EDA技术的自上而下的层次设计方法，将核心电路分成了分频模块、计数模块、数码管译码模块、输出控制模块四个模块，分别用Verilog HDL语言来编写这四个模块，在主程序文件的设计中，使用实例化语句将四个子模块连接起来形成数字信号频率计的完整Verilog HDL程序设计，从而完成整个数字信号频率计的程序设计。最后在Modelsim软件中进行程序的波形仿真，得到了仿真波形结果，继而通过ISE综合分析以及逻辑综合布局布线得到版图。本次课题设计的数字信号频率计主要实现的功能是测量输入数字信号的频率，并以十进制数值输出输入信号的频率。

关键词： 数字信号频率计；测频方法；Verilog HDL；Modelsim

Verilog HDL digital signal based on the frequency meter

Abstract

EDA technology With the rapid development of technology is growing rapidly, the traditional electronic design methods have been unable to keep up with the development of EDA technology. With the widespread use of programmable logic devices, digital signal frequency meter designed in this paper in terms of frequency measurement speed and accuracy than the traditional frequency meter higher.

This paper analyzes the principle of pulse counting and frequency measurement method direct frequency measurement method two kinds of frequency measurement methods, as used herein, is determined based on the direct frequency measurement method pulse count, and describes the overall design. In this paper, the core circuitry of EDA technology, top-down hierarchical design method, the circuit is divided into a core frequency module, the counting module, digital decoding module, the output control module four modules, each with Verilog HDL language to write four modules in the design of the main program file, use the instantiation statement four sub-modules are connected together to form a complete digital signal frequency meter Verilog HDL programming, thus completing the entire digital signal frequency meter programming. Finally in Modelsim waveform simulation software program, it has been the result of simulation waveforms, and then to give a comprehensive analysis of the territory by ISE logic synthesis and layout. The task of designing digital signal frequency meter main function is to measure the frequency of the input digital signal, and the decimal value of the output of the input signal frequency.

Keywords:Digital frequency meter; Frequency Measurement;Verilog HDL; Modelsim

目 录

摘 要 I

Abstract II

目 录 III

第一章 引言 1

1.1背景与意义 1

1.2 频率计的发展现状 2

1.3 课题主要工作内容 3

第二章 开发工具简介 4

2.1 Verilog HDL语言 4

2.1.1 Verilog HDL背景 4

2.1.2 Verilog HDL语言的特点 4

2.2 Modelsim 5

2.2.1 Modelsim简介 5

2.2.2 Modelsim设计流程 6

第三章 频率测量方法的研究 7

3.1 脉冲计数法的测量原理 7

3.2 基于脉冲计数的直接测频法 7

第四章 系统总体设计和系统的详细设计 9

4.1 整体方案的选择 9

4.2 系统详细设计 9

4.2.1 分频模块 9

4.2.2 计数模块 10

4.2.3 数码管译码模块 10

4.2.4 输出控制模块 11

第五章 系统测试及实验结果 12

5.1 系统测试 12

5.2 实验结果 12

5.2.1 实验结果分析： 12

第六章 DC综合和ASTRO布局布线 15

6.1设计工具 15

6.2 DC综合和ASTRO布局布线结果 15

第七章 结束语 17

7.1 经验总结 17

7.2 设计的不足 17

7.3 展望 17

致 谢 19

参考文献 20

附 录 21

剩余内容已隐藏，请支付后下载全文，论文总字数：25834字