面向对称密码算法的S盒结构设计与优化

论文总字数：49353字

摘 要

本科生签名： 指导导师签名： 日期：

面向对称密码算法的S盒结构设计与优化

摘要

美国国家标准技术研究所(NIST)在2001年发布了高级加密标准(AES)。AES算法是一种分组对称密码算法，效率高，安全性好。S盒是AES中唯一的非线性算法部分，直接反映AES算法的效率和安全性。选择不同的复合域和基底，对S盒的硬件资源开销和关键路径延时都有很大的影响，所以S盒的设计非常重要。

本文工作按照ITA算法(Itoh-Tsujii Inversion Algorithm)，结合使用非冗余基底和冗余基底，推导了复合域GF上S盒设计的过程。其中非冗余基底使用了正规基底NB，冗余基底使用了多项式环表达基底PRR和冗余表达基底RRB。整个S盒算法的推导过程通过使用扩展欧几里得算法、费马定理和CVMA (Cyclic Vector Multiplication Algorithm)等方式实现，其实现过程如下：首先进行同构映射，此时输入映射到NB基底上，将经过同构映射的数据计算模幂，将6、17次模幂分别映射到RRB和PRR基底上。对17次模幂计算其模逆，再映射到RRB基底上。最后计算模乘，再经过逆同构映射和仿射变换输出。

此外，本文使用Verilog语言在ModelSimSE10.4上实现了仿真，验证了S盒算法。本文的S盒电路在TSMC 65 nm CMOS 标准单元库上进行ASIC综合，工作主频可达2 GHz，面积为980 。冗余基底的灵活性使得S盒算法十分高效。在本文中，采用硬件资源开销和关键路径延时的来衡量算法的优劣。本文的S盒算法较之传统算法消耗电路面积更小，关键路径延时更短。

关键词：AES,S盒，ITA，复合域，冗余基底，ASIC

S-BOX DESIGN AND OPTIMIZATION OF SYMMETRIC CRYPTOGRAPHIC ALGORITHM

Abstract

National Institute of Standards and Technology (NIST) published Advanced Encryption Standard (AES) in 2001. AES is a Block symmetric cipher with high efficiency and good security. S-box is the unique nonlinear stage in AES, which reflects the efficiency and security of AES. Selecting different composite fields and basis will affect the hardware resource consumption and the critical path delay of S-box. Therefore, the design of S-box is very important.

This paper derives the progress of S-box design in composite field GF in combination with non-redundant and redundant Galois Field arithmetic according to ITA (Itoh-Tsujii Inversion Algorithm). This paper chooses Normal Basis (NB) as non-redundant basis, and chooses Polynomial Ring Representation (PRR) and Redundant Represented Basis (RRB) as redundant basis. The progress is implemented by using Extended Euclidean Algorithm, Fermat's Theorem and CVMA (Cyclic Vector Multiplication Algorithm), which is achieved as follows: isomorphism first. And then calculate modular exponentiation, mapping from NB to RRB and PRR followed. Next, calculate modular inversion, mapping from PRR to RRB followed. Finally, calculate modular multiplication, inverse isomorphism in the end.

Besides, a simulation is achieved on ModelSimSE 10.4 to test and verify S-box by using Verilog langugue. The S-box circuits is synthesized with a TSMC 65 nm CMOS standard cell library to implement PFGA synthesis. We show that the area is 980 and the frequency is 2 GHz.The flexibility of the redundant representations provides efficient S-box. In this paper, we evaluate the arithmetic in terms of area-time product. Compared to other conventional algorithm, the S-box proposed in this paper consumes fewer logic gates and has shorter critical path.

KEY WORDS: AES, S-box, ITA, composite field, redundant basis, ASIC

目录

摘要Ⅰ

AbstractⅡ

第一章 绪论1

1.1 引言1

1.2 AES研究现状1

1.3 研究内容3

1.14 本文结构4

第二章 S盒方案介绍5

2.1 S盒实现5

2.1.1 查找表(LUT)5

2.1.2 有限域6

2.1.3 复合域7

2.2 有限域基底9

2.2.1 多项式基底(PB)9

2.2.2 正规基底(NB)9

2.2.3 多项式环表达基底(PRR)10

2.2.4 冗余表达基底(RRB)11

2.3 求逆算法13

2.3.1 扩展的欧几里得算法13

2.3.2 费马定理16

2.3.3 ITA算法16

2.4 本章小结17

第三章 基于S盒的硬件结构设计18

3.1 总体结构18

3.2 同构映射18

3.2.1 有限域GF和复合域GF之间的同构映射19

3.2.2 NB到RRB之间的映射19

3.2.3 NB到PRR之间的映射19

3.2.4 PRR到RRB之间的映射20

3.3 计算模幂21

3.3.1 计算16次模幂21

3.3.2 计算17次模幂21

3.4 计算模逆23

3.5 计算模乘24

3.6 本章小结25

第四章 基于复合域的S盒设计结构实现与验证26

4.1 硬件结构实现与仿真26

4.2 硬件结构性能与面积分析27

4.2.1 硬件资源开销27

4.2.2 性能27

4.3 ASIC综合与分析28

4.4 本章小结28

第五章 总结与展望29

5.1 总结29

5.2 展望29

致谢30

参考文献(Reference)31

第一章 绪论

1.1 引言

剩余内容已隐藏，请支付后下载全文，论文总字数：49353字