基于SiGe BiCMOS 工艺的高速开关芯片设计

论文总字数：25316字

摘 要

频率综合器是现代通信系统、雷达测量等电子设备的重要组成部分，用来提供高精度、高稳定度的信号频率。锁相环频率综合技术因其集成度高、性能优越、成本较低的特点而被广泛采用。高速选择开关是频率综合器中的重要模块。

本文基于锁相环频率综合器项目，使用JAZZ 180nm SiGe BiCMOS工艺，设计完成了用于锁相环射频部分的二选一高速开关和三选一高速开关。高速开关用于选择片外晶振输入信号的片内通路，一部分信号用于输出，一部分经过分频、鉴频鉴相等电路模块后为片内压控振荡器提供控制信号。高速开关以差分放大器为主体结构，配合基于门电路的数字逻辑模块用于选择输出。并实现了对高速开关整体的仿真。由仿真结果可以看出，所设计的高速开关电路可以在多路信号同时存在的情况下选择其中一路输出，且信号之间没有明显串扰，高速开关不会对输入信号造成衰减，满足了锁相环的需求。

此外，本文还对二选一高速开关和三选一高速开关电路的版图进行了设计，尤其是其中模拟部分的差分放大器和镜像电流源的匹配设计，介绍了版图布局布线时需要注意的问题，为频率综合器提供了版图上的支持。

关键词：频率综合器，共源差分放大器，镜像电流源，版图设计

ABSTRACT

The frequency synthesizer is an important part of electronic equipment such as modern communication systems and radar measurements, and is used to provide high-precision, high-stability signal frequencies. Phase-locked loop frequency synthesis technology is widely used for high integration and low cost.

Based on the phase-locked loop frequency synthesizer project, this paper uses the JAZZ 180nm SiGe BiCMOS process to design an optional high-speed switch and a three-select high-speed switch for the RF part of the phase-locked loop. The high-speed switch is used to select the on-chip path of the off-chip crystal input signal, a part of the signal is used for output, and a part of the circuit is provided with a control signal for the on-chip voltage controlled oscillator after the frequency division and frequency discrimination equal circuit module. The high-speed switch has a differential amplifier as the main structure, and a gate-based digital logic module is used to select the output. The simulation results show that the designed high-speed switching circuit can select one of the outputs when multiple signals are present at the same time, and there is no obvious crosstalk between the signals, and the high-speed switch will not attenuate the input signal, satisfying the phase lock. The needs of the ring.

In addition, this paper also designs the layout of the two-select high-speed switch and the three-select high-speed switching circuit, especially the matching design of the differential amplifier and the mirror current source in the analog part, and introduces the problems that need to be paid attention to when layout layout. Support for layout is provided for the frequency synthesizer.

KEY WORDS: frequency synthesizer, common source differential amplifier, mirror current source, layout design

目 录

摘 要 I

ABSTRACT II

第一章 绪论 1

1.1 课题背景 1

1.2 研究内容 1

1.2.1 设计内容 1

1.2.2 工艺特点 2

1.3 设计指标 3

1.4 论文结构 3

第二章 电路基本单元 4

2.1 互补CMOS逻辑门电路 4

2.1.1 非门 4

2.1.2 二输入与非门、二输入与门 4

2.2 差分放大器 7

2.2.1 差模特性 8

2.2.2 共模特性 10

2.3 镜像电流源 11

第三章 二选一、三选一高速开关电路设计 13

3.1 高速开关整体架构 13

3.2 逻辑控制模块 13

3.2.1 二选一高速开关 13

3.2.2 三选一高速开关 14

3.3 差分放大模块 15

3.3.1 差分放大器设计 15

3.3.2 性能优化 17

3.4 高速开关模块前端仿真结果 19

3.4.1 二选一高速开关 19

3.4.2 三选一高速开关 22

第四章 二选一、三选一高速开关版图设计及后端仿真结果 25

4.1 二选一、三选一高速开关版图设计 25

4.1.1 总体版图设计注意事项 25

4.1.2 模拟电路版图的匹配设计 26

4.2 二选一、三选一高速开关后端仿真结果分析 30

4.2.1 二选一高速开关后端仿真结果 30

4.2.2 三选一高速开关后端仿真结果 31

第五章 总结与展望 34

5.1 工作总结 34

5.2 未来展望 34

参考文献 36

致 谢 38

2. 绪论

1.1 课题背景

频率综合器是雷达测量、卫星导航、无线电定位、遥测遥控等电子设备的重要组成部分。频率综合器用于为雷达、卫星定位、遥测遥控等设备提供精确度高的稳定频率。输出信号频率范围、相位噪声等特性是衡量频率综合器性能的重要指标。目前主要有直接频率合成、锁相频率合成和直接数组频率合成这三种方式。

剩余内容已隐藏，请支付后下载全文，论文总字数：25316字