论文总字数：26728字

摘 要

CMOS集成电路是当代研究的热点，在设计电路时，部分模块采用数字化电路已经是越来越常见的选择。全数字锁相环是一个很典型的例子，它的组成模块都是数字电路，有着传统锁相环无法比拟的低成本、高可用性。数字集成电路能够十分优秀地处理时间域的信号，时间数字转化器作为重要单元，通常用来量化连续时间信号。在高精度测量领域，TDC的作用是十分巨大的。

本文首先分析了现代CMOS集成电路概况以及TDC在纳米CMOS时代发挥的重要作用，接着对全数字锁相环理论进行了研究与讨论。对ADPLL各个组成模块分别进行分析，深刻理解了ADPLL的工作原理，引出了应用于ADPLL的时间数字转换器。

本文的研究重点在于时间数字转换器。对时间数字转换器的基本原理进行了针对性的介绍，接着对时间数字转换器的性能指标进行逐一分析。最后介绍了几种常用的时间数字转换器结构和特点。依据课题研究，基于40nm CMOS工艺，选择以延时链型TDC为原型，设计输出位宽为32bit的延时链型TDC，工作频率为100MHz，工作电压为0.9V，分辨率为6.96ps，达到了性能指标。

关键词：CMOS集成电路，全数字锁相环，时间数字转换器，延时链型时间数字转换器

High Speed TDC Circuit Design in ADPLL

Number：04015334 Candidate：ZichengWu

Supervisor：Dr. Lu Tang

Abstract

CMOS integrated circuits are a hot topic in contemporary research. When designing circuits, it is an increasingly common choice for some modules to use digital circuits. The all-digital phase-locked loop is a typical example. Its component modules are digital circuits, which have low cost and high availability that cannot be compared with traditional phase-locked loops. Digital integrated circuits are capable of processing time domain signals very well, and time digital converters are important units for quantifying continuous time signals. In the field of high precision measurement, the role of TDC is enormous.

This paper first analyzes the general situation of modern CMOS integrated circuits and the important role played by TDC in the nano-CMOS era. Then it studies and discusses the theory of all-digital phase-locked loops. The components of the ADPLL are analyzed separately, and the working principle of the ADPLL is deeply understood, which leads to the time-to-digital converter applied to the ADPLL.

The focus of this paper is on time-to-digital converters. The basic principle of the time-to-digital converter is introduced in a targeted manner, and then the performance indicators of the time-to-digital converter are analyzed one by one. Finally, the structure and characteristics of several commonly used time-to-digital converters are introduced. According to the research of the subject, based on the 40nm CMOS process, the delay chain type TDC is selected as the prototype, and the delay chain type TDC with output bit width of 32bit is designed. The working frequency is 100MHz, the working voltage is 0.9V, and the resolution is 6.96ps. Performance indicators.

KEY WORDS: CMOS integrated circuit, ADPLL, TDC, delay chain time-to-digital converter

目录

摘要 I

Abstract II

第一章 绪论 1

1.1 课题研究背景 1

1.1.1 CMOS集成电路概况 1

1.1.2 CMOS工艺下TDC的现状与挑战 1

1.2 研究内容与设计指标 2

1.2.1 研究内容 2

1.2.2 设计指标 3

1.3 本文组织结构 3

第二章 全数字锁相环理论 4

2.1 全数字锁相环结构和原理 4

2.2 全数字锁相环基本模块 5

2.2.1 时间数字转换器 5

2.2.2 数字环路滤波器 6

2.2.3 数控振荡器 6

2.2.4 分频器 8

2.3 全数字锁相环性能指标 8

2.3.1 相位噪声 8

2.3.2 时钟抖动 8

2.3.3 噪声与抖动的关系 9

2.3.4 瞬态响应时间 10

2.4 本章小结 10

第三章 时间数字转换器理论 11

3.1 TDC原理 11

3.2 时间数字转换器的性能参数 11

3.3 时间数字转换器的主要结构 14

3.3.1 计数型TDC 14

3.3.2 延时链TDC 14

3.3.3 游尺型TDC 15

3.3.4 环形TDC 16

3.3.5 粗细型TDC 16

3.3.6 ΔΣ型TDC 17

3.4 本章小结 17

第四章 时间数字转换器设计 18

4.1 方案选取 18

4.1.1 延时链型TDC概述 18

4.1.2 延时链型TDC的四种结构对比 18

4.2 设计流程 20

4.2.1 延时单元设计 20

4.2.2 D触发器设计 22

4.2.3 TDC设计 23

4.2.4 测试电路设计 23

4.3 仿真结果与性能分析 24

4.4 本章小结 26

第五章 总结与展望 27

5.1 工作总结 27

5.2 工作展望 27

参考文献 28

致谢 30

绪论

课题研究背景

CMOS集成电路概况

互补型金属氧化物半导体电路最初在20世纪60年代被飞兆半导体公司发明，经过了10年的探索期后，开始进入飞快发展，发展速度近乎与摩尔定律吻合。在毫米波和亚毫米波频率下工作的CMOS集成电路拥有广阔的前景^[1]。目前，一些西方国家划分出57～66GHz的不间断频谱作为连续免许可频谱资源，极大地刺激了60 GHz以上无线通信的研发进程^[2]。

传统的集成电路（IC）如晶体管-晶体管逻辑电路和PMOS电路等，逐渐被CMOS IC电路的光芒掩盖。CMOS电路是由反相器和TG构成，即使没有稳压电路，也能很好地工作。同时，温度特性优异是CMOS IC电路的另一大优势，它甚至能在-55摄氏度的低温下，或者125摄氏度的高温下正常工作^[3]。这些CMOS IC电路的长处是难以取代或者超越的，在未来大规模IC电路中，CMOS电路将被宽泛地成为电路设计的首选。

剩余内容已隐藏，请支付后下载全文，论文总字数：26728字