论文总字数：26472字

摘 要

随着电子系统的设计技术的发展及CMOS工艺尺寸的降低，无线传感器网络、移动便携设备等领域的高速发展，在诸多不同结构的模数转换器中具有中等精度、功耗低、面积小和结构简单的逐次逼近型模数转换器成为了当前的的研究热点。

本文在介绍对比三种常用的高速ADC的结构与工作方式后，指出SAR ADC的特点及优势；其后介绍了异步SAR ADC整体结构与工作流程，并分别介绍了采样/保持、比较器、数模转换器以及异步逻辑模块的功能与工作方式，其中详细介绍了DAC的分类及选择与异步逻辑及其工作流程。

本研究基于LTspice平台，采用50nm CMOS模型，对各个模块进行电路设计和仿真。本文将采样/保持电路与电荷型DAC的电容网络相结合，采用底板采样的分段电容阵列结构，有效减少了高位对应的电容值与版图面积；采用差分输入的动态比较器与异步逻辑，免去了同步时钟的设计，并提高了速度。最终对设计的电路进行了整体仿真，并分析了各模块时延，完成了一个转换精度为12位、最高采样率为30MS/s的SAR ADC。

关键词：模数转换器，逐次逼近型，异步逻辑

Abstract

With the development of design technology of electronic systems and the reduction of CMOS process size, the rapid development of wireless sensor networks, mobile portable devices and other fields, the successive approximation analog-to-digital converter which has medium accuracy, low power consumption, and small area with simple structure stands out in the different structures of analog-to-digital converters and becomes the current research hotspot.

This article introduces the characteristics and advantages of SAR ADCs after comparing the structure and working processes of three commonly used high-speed ADCs. Afterwards, it introduces the overall structure and the work flow of the asynchronous SAR ADC, and introduces the sampling/holding, comparator, DAC, and the asynchronous logic module respectively, and details the classification and selection of the digital-to-analog converter and the workflow of asynchronous logic.

This study is based on the LTspice platform and uses a 50nm CMOS model to perform circuit design and simulation for each module. This article combines the sample/hold circuit with the capacitive network of the charge DAC. The use of the split capacitor array structure of the backplane sampling effectively reduces the capacitance and layout area corresponding to the higher bits. The dynamic comparator with differential input and asynchronous logic are used to avoid the design of the synchronous clock, and improve the speed. Finally, the whole circuit of the design was simulated, and the delay of each module was analyzed. A SAR ADC with a conversion accuracy of 12 bits and a maximum sampling rate of 30 MS/s was therefore completed.

KEY WORDS: Analog-to-digital converter, successive approximation, asynchronous logic

目 录

摘要 I

Abstract II

第一章 绪论 1

1.1 课题的研究背景 1

1.2 国内外研究现状及研究意义 2

1.3 本文的研究内容 3

1.4 本章小结及其他章节安排 3

第二章 ADC原理概述 5

2.1 ADC的基本工作原理 5

2.2 ADC的类型与拓扑结构 6

2.2.1 全并行ADC 6

2.2.2 流水线ADC 7

2.2.3 逐次逼近型ADC 8

2.2.4 上述类型ADC对比 10

2.3 ADC的性能参数 10

第三章 SAR ADC的系统方案 12

3.1 异步SAR ADC的整体结构 12

3.2 采样/保持模块 12

3.3 比较器 13

3.4 数模转换器 13

3.5 异步逻辑电路 15

3.5.1 单比特周期逻辑 15

3.5.2 整体逻辑 17

第四章 电路实现与仿真 18

4.1 比较器的电路设计与仿真 18

4.2 异步逻辑电路的设计 19

4.2.1 单比特周期逻辑 19

4.2.2 整体逻辑 20

4.3 开关电容阵列及其驱动电路的设计与仿真 21

4.3.1 二进制权重CDAC及其分段结构 21

4.3.2 DAC驱动 23

4.4 SAR ADC 整体结构的设计与仿真 24

4.4.1 ADC整体系统分析 24

4.4.2 ADC采样率限制分析 26

第五章 总结与展望 28

致谢 29

参考文献 30

绪论

课题的研究背景

近年来，随着电子系统的设计技术及制造工艺的发展，数字信号处理技术也随之突飞猛进，消费电子设备的市场日益扩大，越来越多的数字设备应用于日常生活、科技、国防等方方面面。与模拟信号及电路系统相比，数字系统具有精度更高、抗干扰能力更强、更易于大规模集成且设计制造均更为便捷、信号更易于存储和再生等等优点。更重要的是，自适应算法能在数字电路中方便的实现，这是模拟电路无法完成的。因而，内部采用模拟电路的电子设备比例正在不断减小，与之相对应的是数字电路的应用比例越来越高、范围越来越广。

然而，这并不意味着数字电路能够完全取代模拟电路。由于现实生活中几乎不存在天然的数字信号，诸如语音信号、传感器信号、无线信号等等常见的、电子设备所需的信号均为模拟信号。为了将这些模拟信号转换为数字系统能够处理的数字信号，就必须要在模拟和数字电路间增加接口电路，即模数转换器。

剩余内容已隐藏，请支付后下载全文，论文总字数：26472字