基于CMOS工艺的毫米波功率放大器芯片设计

论文总字数：23186字

摘 要

功率放大器，因为其直接与功率挂钩，成为超高速电路设计中最有挑战性的部分。利用 CMOS 工艺制造的功率放大器具有成本低廉、芯片面积小，易于和其他电路模块片上集成等优点。但存在着缺乏精确片上传输线模型、衬底损耗大，功率不易多路合成等问题。

本文首先改进了一种适用于硅基传输线的等效电路模型和包含关方程的参数提取方法。该传输线等效电路模型的仿真S参数和CMOS 0.13微米及CMOS 0.18微米工艺传输线测试样片的S参数高度贴合。该模型的研究为基于CMOS工艺功率放大器的阻抗匹配和功率合成器的设计提供了有力的支持和参照。

其次，本文基于CMOS 40nm工艺设计了适用于W波段的功率放大器。该设计包含功率合成器，两级单元功率放大电路和匹配电路。功率合成器采用变压器-传输线型结构，实现输出级功率合成和阻抗匹配。两级单元功率放大电路工作在A类，采用中和性差分放大结构。中间级匹配采用负载牵引技术和LC阻抗匹配网络。该功率放大器芯片的仿真，在95GHz附近实现增益14.9dB,饱和输出功率10dBm，1dB压缩点功率7.48dBm, 功率附加效率23.8%，反向性系数-48dB，回波反射系数-15.36dB。

关键词：功率放大器，互补金属氧化物半导体, 传输线模型，W波段，功率合成

Abstract

Owing to the direct relationship with power, power amplifier has become one of the most challenging parts in high-speed integrated circuit design. CMOS power amplifier has advantages of low cost, small chip occupation and integrated capability with other circuits etc. However, it lacks precise modeling approach to on-chip transmission line, great substrate loss and difficulties in power combining etc.

A scalable equivalent circuit model for silicon-based transmission line and an improved parameter extraction approach, which contains relative functions, is purposed. Compared with other state-of-arts, this modeling approach can achieve better S-parameters simulation in CMOS 0.13μm and CMOS 0.18μm test samples. The modeling approach of transmission line can be employed in the design of CMOS amplifier, especially impedance match as well as powering combining technique.

In addition, a fully integrated W-band power amplifier in 40nm CMOS is present. This design of power amplifier includes DAT-based power combiner, two unit stages and match circuits. The power combiner is in parallel-series structure. It realizes power combining and impedance match in the output. The single-stage PA works in Class A and uses neutralized differential amplifier structure. The inter-stage impedance match utilizes load-pull technique and LC circuits. According to the simulation of this system, the complete PA achieves a pre-simulated saturated output power of 10dBm, a gain of 14.9dB, a 1-dB compressed power of 7.48dBm, a PAE of 23.8%, a reciprocal coefficient of -48dB and a reflection coefficient of -15.36dB around 95GHz.

KEY WORDS: Power amplifier, CMOS, transmission line modeling, W-band, power combing

目录

摘要 I

Abstract II

第一章 绪论 1

1.1 引言 1

1.2 功率放大器电路设计发展进程 1

1.3 微波传输线等效电路发展进程 2

1.4 本文探究目的及意义 3

第二章 硅基传输线等效电路模型研究 4

2.1 传输线等效电路模型理论 4

2.1.1 传输线基本原理 4

2.1.2 传输线分布式等效电路模型 4

2.2 片上传输线在功率放大器设计中的意义 4

2.3 单元硅基片上传输线等效电路 4

2.3.1 模型物理意义 4

2.4.1 参数提取算法 5

2.4 测试样片 8

2.5 可缩放性模型的构建及检验 9

2.5.1 长度可缩放性检验 9

2.5.2 宽度可缩放性检验 11

2.5.3 长度宽度均可缩放性检验 12

第三章 单级功率放大器设计 14

3.1 功率放大器基本原理 14

3.1.1 CMOS晶体管非线性特征 14

3.1.2 射频功率放大器的性能指标 14

3.2 共源放大器结构设计 15

3.3 中和性差分放大器结构设计 16

第四章 串联并联式功率合成器设计 18

4.1 功率合成技术发展进程 18

4.2 W波段功率合成器设计 20

4.2.1 功率合成器的拓扑结构 20

4.4.2 功率合成器的设计过程 20

第五章 阻抗匹配和电路模块综合 23

5.1 负载牵引和阻抗匹配 23

5.1.1 中间级阻抗匹配 23

5.1.2 输出级阻抗匹配 24

5.2 W波段功率放大器综合设计 25

5.3 系统仿真结果 26

5.4 性能指标对比 28

第六章 总结 29

致谢 30

参考文献 32

本科在读期间学术成果 33

绪论

引言

剩余内容已隐藏，请支付后下载全文，论文总字数：23186字