论文总字数：29022字

摘 要

近年来，频率合成器在数字电视，移动通信，卫星通信等领域起着越来越重要的作用。但是，在光纤通信或者是无线通信系统中，分接器的输入信号必须经由分频器，将高速时钟信号转变为成低速时钟信号。随着时代的发展，CMOS工艺也正面临着日新月异的革新改变，而对于以CMOS 工艺为平台而进行的超高速分频器的研究设计就具有了重大的现实意义。分频器，作为一种频率综合器装置，两个基本的组成分别是PLL(锁相环)电路和分频比控制电路。PLL电路由相位比较器、压控振荡器、低通滤波器和可变分频器组成。电路的功能是，当输入频率为时，通过分频，输出端得到一个频率。

本文介绍了频率综合器中分频器的类别，主要有双模分频器、可编程计数器分频器和二分频电路等等。本文还介绍了几种分频的方法，主要分为模拟分频器(注入锁定式分频器为主要代表)，数字分频器，相位转换开关结构等等，其中基于触发器动能的数字分频器应用最为广泛。

综合上述比较分析，本文采用了伪差分结构的D触发器构成数字分频器，完成分频的任务。

关键字：频率合成器、数字分频器、伪差分结构

The high-speed broadband divider in RF receiver design

Abstract

In recent years, the frequency synthesizer is playing an increasingly important role in digital television, mobile communications, satellite communications and other fields. However, in the optical fiber communication or a wireless communication system, the high-frequency input signal ought to be divided into a lower one via a frequency divider. With the rapid development, CMOS technology is going through a big innovation. Thus the research about designing a frequency divider, using CMOS technology as a platform, is of a great practical significance. Normally, a frequency divider, a kind of frequency synthesizer devices, consists of two basic components, which are the PLL (phase locked loop) circuit and a frequency-division ratio control circuit. PLL circuit usually contains a phase comparator, a voltage controlled oscillator, a low-pass filter and a variable divider. Generally feature of a frequency divider is that when the input frequency is , by the, the output frequency can be gained by using the equation.

This article introduces the categories of the crossover frequency synthesizer, there are dual-mode dividers, programmable dividers, two counter frequency divider circuits and so on. This article describes several methods frequently used in frequency-divider, divided mainly into analog divider (injection-locked frequency divider formula as the main representative), digital frequency divider, a phase switch structures, etc. Among those, a trigger-based digital crossover kinetic energy is most widely used.

Based on the above comparative analysis, the author chooses to use a digital frequency divider with the D flip-flop pseudo-differential structure.

Key words: frequency synthesizer, digital crossovers, pseudo-differential structure

目 录

摘 要 I

Abstract II

第一章 绪论 1

1.1课题背景及意义 1

1.2射频接收机中高速宽带分频器的研究现状 2

1.3 本文的研究目的和研究内容 3

第二章 整数分频器结构与设计方法 4

2.1 整数分频器的各种设计方法 4

2.1.1基于触发器的传统数字分频器 4

2.1.2 模拟分频器——注入锁定式分频器 5

2.1.3其他分频方法——基于相位转换结构的分频器 6

2.2 分频器的几种常见的结构 8

2.2.1源极耦合触发结构 8

2.2.2伪差分触发器结构 9

2.2.3 C²MOS 逻辑触发器 11

2.2.4真单相时钟触发器 11

2.2.5差动动态锁存器 14

2.2.6平行电流开关结构 15

第三章 仿真过程和结果 18

3.1电路设计 18

3.1.1 分频器原理 18

3.2 电路仿真结果 20

3.2.1 ff工艺角 20

3.2.2 ss工艺角 22

3.2.3 tt工艺角 24

致谢 27

参考文献 28

1. 绪论

1.1课题背景及意义

随着无线通信技术的飞速发展，近年来，频率合成器在数字电视，移动通信，卫星通信等领域起着越来越重要的作用。IT 产业在不断发展和不断革新的过程中，呈现出网络化、智能化、低功耗、数字化等多样化的特点和多元化的发展趋势。人们开始主要依赖高速、宽带的通信网络来进行信息的传输和交流。光纤通信凭借其自身的优势正在逐步取代依靠电缆进行的通信。在光纤通信传输系统中，处于光接收机最末端的分接器，将经过数据判断后得到的高速串行信号转变为低速的多路并行信号。可以这么说，分接器是高速通信系统的不可或缺的组成部分，其性能能够直接影响最后的输出信号的结果。但是，在光纤通信或者是无线通信系统中，分接器的输入信号必须经由分频器，将高速时钟信号转变为成低速时钟信号^[1]。

随着时代的发展，CMOS工艺也正面临着日新月异的革新改变，而对于以CMOS 工艺为平台而进行的超高速分频器的研究设计就具有了重大的现实意义。众所周知，射频收发机是无线通信系统中重要组成部分，主要负责主机和终端之间的信息传输交流，它影响着整个系统的灵敏度，数据传输速率，功耗和收发效率，对整个通信系统的性能指标起着决定性的作用。

剩余内容已隐藏，请支付后下载全文，论文总字数：29022字