抗阻塞接收前端芯片研究

论文总字数：24771字

摘 要

本文研究了抗阻塞接收前端的抗阻塞原理及其性能。

本次设计的抗阻塞接收前端采用了分离的两个下变频路径来实现噪声抵消，使用无源混频器来避免了对于阻塞信号产生电压增益。经过混频的电流信号通过跨阻放大器转换为电压信号，最终将各个路径的电压信号重组，得到正交I/Q信号。本文首先对于目前的抗阻塞接收结构进行了分析与研究，并研究N-path filter的滤波原理、滤波性能及其对于抗阻塞接收机的意义。接着给出本文的抗阻塞接收前端各个模块的设计：Class-AB跨导单元，电流模无源混频器，跨阻放大器，信号的加权及重组。最后，对本文的抗阻塞接收前端进行了线性时变（LTV）分析，给出了本设计的抗阻塞接收前端的理论依据。本设计使用的是TSMC 0.13um工艺，电源电压为1.2V。接收频段覆盖0.7-2.7GHz。前仿真结果表明在0.7-2.7GHz频段内S11lt;-17dB；本振为0.7GHz时，增益为38dB；噪声系数（NF）小于5.3dB；在输入阻塞信号为0dBm（峰值318mV）时，接收前端的增益相较没有阻塞信号相比变化小于0.6dB，噪声系数小于5.7dB；本振为2.7GHz时，增益为37dB；噪声系数（NF）小于6.4dB；在输入阻塞信号为0dBm（峰值318mV）时，接收前端的增益相较没有阻塞信号相比变化小于1.6dB，噪声系数小于8dB。

关键词：抗阻塞，接收前端，N-path filter，噪声抵消，CMOS，宽带

A STUDY ON THE BLOCKER-TORELANT

RECEIVER FRONT-END CHIP

Abstract

This paper researches the theory and performance of blocker-torelant of receiver front-end.

This design of receiver front-end employs two separate passive-mixer-based downconversion paths, which enables noise cancelling, but avoids voltage gain at blocker frequencies. The trans-impedance amplifiers convert the mixed current to voltage which is weighted and summed to derive I/Q signal. Firstly, relevant prior-arts about blocker-torelant receiver architechtures are analysed and compared. The theory about N-path filter, the performance of N-path filter and the significance of N-path filter for blocker-torelant are presented. Secondly, this paper presents each module of the design: class-AB gm cell, current-commutating passive mixer, trans-impedance amplifier and the weighted and summed of signal. Finally, the LTV analysis about the receiver front-end is presented to provide theoretical Basis of this design. The TSMC 0.13um process is used in the design. The power supply voltage is 1.2V. The design is functional from 700 MHz to 2.7 GHz. The pre-simulation results suggest S11lt;-17dB; when lo is 0.7GHz, the gain is 38dB and the NF is less than 5.3dB; in the presence of a 0 dBm(Vpp 318mV) blocker, the difference of gain of receiver front-end is less than 0.6dB, and the NF is less than 5.7dB; when lo is 2.7GHz, the gain is 37dB and the NF is less than 6.4dB; in the presence of a 0 dBm(Vpp 318mV) blocker, the difference of gain of receiver front-end is less than 1.4dB, and the NF is less than 8dB

KEY WORDS: blocker-tolerant, receiver front-end, N-path filter, noise-cancelling, CMOS, broadband

目 录

摘要 I

Abstract II

目录 III

第一章 绪 论 1

1.1 引言 1

1.2 本文的研究目的和主要研究内容 2

1.3 论文组织 2

第二章 抗阻塞接收机结构 4

2.1 引言 4

2.2 抗阻塞接收机研究现状与常用结构 4

2.3 N-path Filter 6

2.3.1 N-path Filter简介 6

2.3.2 N-path Filter原理 7

2.3.3 N-path Filter的优势和劣势 9

2.3.4 N-path Filter带通等效模型 11

第三章 抗阻塞接收前端电路设计与仿真 12

3.1 抗阻塞接收前端结构 12

3.1.1 抗阻塞接收前端结构设计与分析 13

3.1.2 Class-AB跨导单元设计 13

3.1.3 过采样混频器设计 14

3.1.4 多相位时钟的设计 16

3.1.5 跨阻放大器（TIA）设计 16

3.1.6 信号的加权与重组设计 17

3.2 抗阻塞接收前端的仿真结果 17

第四章 抗阻塞接收前端的分析 21

4.1 线性时不变（LTI分析） 21

4.2 线性时变分析（LTV） 22

4.2.1 在M相位无源混频器中的下变频 22

4.2.2 无源混频器的建模 24

4.2.3 从无源混频器到接收前端的输出 29

4.2.4 接收前端作为一个高Q值滤波器 30

第五章 总 结 32

5.1 论文总结 32

5.2 展望 32

致谢 33

参考文献（References） 34

第一章 绪 论

1.1 引言

信息科技蓬勃发展使得多种频段、多种模式、多种标准的无线通信应用范围日益广泛。多种频段、多种模式、多种标准的无线通信应用必将普遍存在于未来的空间环境中，这是无线通信技术发展至今的一个必然趋势。随着卫星通信、全球移动通信系统（GSM）、无线局域网、W-CDMA、CDMA2000、TD-SCDMA、TD-LTE、FDD-LTE等通信标准的成熟发展，多种模式、多种频段的接收机及其射频前端已经成为当下研究的一大热点。

剩余内容已隐藏，请支付后下载全文，论文总字数：24771字