论文总字数：27671字

摘 要

随着集成电路产业的发展模式逐渐由工艺驱动演进为应用驱动，物联网等新兴应用对能效需求愈发迫切，推动集成电路向先进工艺和近阈值低电压方向发展。随之而来的工艺偏差对集成电路性能影响大幅增加，并导致单元延时呈非高斯分布，对时序分析带来挑战。传统的基于工艺角的静态时序分析方法过度悲观的估计电路延迟，而基于蒙特卡洛仿真的分析方法虽然能够精确仿真电路延迟，但仿真量大，运行时间长。因此迫切需要面向工艺偏差建立包括电流模型和延时模型的统计延时分析方法。

本文面向近阈值下工艺偏差影响分析电流和延时统计量，基于对数高斯分布拟合统计分布参数建立电流和延时统计模型。本文首先在近阈值电流公式基础上，通过门延时模型得到近阈值延时公式。然后根据蒙特卡洛仿真获得的工艺参数阈值电压偏差的均值和方差，基于近阈值电流和延时公式计算不同尺寸单元在不同供电电压和负载电容下的均值和方差。最后基于对数高斯分布拟合统计分布参数并计算延时3σ值。

本文基于SMIC 40nm LP工艺平台，面向反相器验证上述电流和延时统计模型，并与蒙特卡洛SPICE仿真结果的误差。验证结果表明，在工作电压为0.3V，0.4V和0.5V时三种尺寸的反相器用本文模型对于单元延时3σ值的误差在2%以内。

关键词：近阈值电流模型 对数正态分布 HSPICE 延迟工艺参数 亚阈值电流模型

Abstract

With the evolution of the IC industry from process-driven to application-driven, the emerging applications such as Internet of things are demanding more and more energy efficiency. The influence of process deviation on the performance of IC is increased greatly, which leads to the non-gaussian distribution of cell delay, which is a challenge to timing analysis. The traditional method based on process Static timing analysis is excessively pessimistic to estimate the circuit delay, while the method based on Monte Carlo Simulation can precisely simulate the circuit delay, but the amount of simulation is large and the running time is long. Therefore, it is urgent to establish a statistical time delay analysis method which includes current model and time delay model for process deviation.

In this paper, the statistical model of current and delay is established based on the LOGARITHMIC GAUSS distribution to fit the parameters of statistical distribution. In this paper, based on the near-threshold current formula, the near-threshold delay formula is obtained through the gate delay model. Then, according to the mean and variance of the threshold voltage deviation of the process parameters obtained by Monte Carlo Simulation, the mean and variance of the cells with different sizes under different supply voltages and load capacitances are calculated based on the near-threshold current and delay formula. Finally, the statistical distribution parameters are fitted based on the logarithmic gauss distribution and the delay 3 values are calculated.

Based on the SMIC 40nm LP process platform, the current and time-delay statistical model is verified for inverters, and the error is compared with the results of Monte Carlo Spice Simulation. The results show that the error of the model for the three inverters is less than 2% when the operating voltage is 0.3 v, 0.4 v and 0.5 v.

KEY WORDS: near-threshold Ion model, Log-normal distribution, HSPICE, delay vibration，subthreshold Ion model

目 录

摘要 |

Abstract ||

目 录 1

第一章 绪论 1

1.1课题背景及意义 1

1.2国内外研究现状 2

1.3主要内容 3

1.4 论文结构 4

第二章 工艺参数波动分析方法及电流延时模型概述 5

2.1工艺参数波动影响分析 5

2.1.1 工艺变化的来源 5

2.1.2物理参数变化分类 6

2.2电流模型 8

2.3 延时模型 8

2.4 对数正态分布(Log-Normal Distribution) 9

2.5 本章小结 10

第三章 近阈值统计电流模型和延时模型 11

3.1近阈值电流标称模型 11

3.2近阈值延时标称模型 15

3.3近阈值电流和延时统计模型 15

3.4 本章小结 16

第四章 实验验证及数据处理 17

4.1环境选择及实验过程 17

4.1.1环境选择 17

4.1.2 实验过程 17

4.2 阈值电压的分布 18

4.3 电流标称模型 19

4.3.1 近阈值电流标称模型拟合参数 19

4.4 延时标称模型 20

4.4.1 近阈值延时标称模型拟合参数 20

4.4延时统计模型 21

4.4.1 蒙特卡洛延时数据 21

4.4.2 近阈值延时统计模型 22

第五章 总结与展望 27

5.1总结 27

5.2展望 27

致谢

参考文献

绪论

1.1课题背景及意义

1965年4月，美国的戈登·摩尔指出了后来闻名于世的“摩尔定律”：每一年半到两年（18-24个月）的时间间隔，芯片的容量（晶体管的数目）就会增加一倍。 近年来，半导体产业的发展到了5nm规格，而5nm级以下由于存在量子隧穿效应，“摩尔定律”逐渐失效^[1]。

经过来自于全球各国包括中国、韩国、美国、日本和欧洲等地区的800多名半导体专家共同不懈努力，历时两年，着眼于未来半导体制造技术的国际半导体技术机构（ITRS）在2001年制定的2001年国际半导体技术指南（如表1.1）中指出，在2004年可实现90nm的芯片特征尺寸，然而，ITRS后在2016年7月正式发布的最后一份ITRS的路线图技术指南（ITRS2015）中做出预测，芯片的特征尺寸在经历了50多年的变化后，晶体管的尺寸可能将在5年后（2021年）停止缩减。

剩余内容已隐藏，请支付后下载全文，论文总字数：27671字